EDA技术及应用-第2章

第2章可编程逻辑器件基础12.1PLD的基本结构和表示方法可编程逻辑器件（PLD）：ProgrammableLogicDevice

PLD的应用和发展简化了电路设计、降低了成本，提高了系统的可靠性和保密性，推动了EDA工具的发展，而且改变了数字系统的设计方法。

EDA技术应用的一个重要基础22.1.1PLD的与或阵列结构及表示方法任何一个逻辑函数都可以用与—或逻辑式表示，亦即用一个与—或阵列来实现。

图2.1.1与或门电路及用阵列表示示意图

例：Y1=A·B+A·C

Y2=A·B+B·C

1.PLD的与或阵列结构3实际的PLD是在上述与—或阵列的基础上配以输入和输出电路而实现的。图2.1.2PLD基本结构框图

4输入电路－－－输入缓冲器图2.1.3PLD输入缓冲电路

主要作用：降低对输入信号的要求，使之具有足够的驱动能力产生原变量和反变量两个互补的信号5输出电路－－－输出缓冲器图2.1.4PLD输出缓冲电路

PLD的输出方式有多种，如：由或阵列直接输出的组合方式，通过寄存器输出的时序方式

输出可以是低电平有效，也可以是高电平有效

不管采用什么方式，在输出端口上往往做有三态电路，且有内部通路可以将输出信号反馈到与阵列输入端

62.PLD与或阵列的表示方法（1）与阵列：输入项三输入端与门积项线编程点

图2.1.5与阵列的表示方法7图2.1.6

输入端全部编程连接的与门的省略画法

与阵列可用省略画法表示8（2）或阵列：其表示方法与与阵列相似图2.1.7或阵列的表示方法9（3）与—或阵列：

...F1=AB+AB+AB..F2=AB+AB..F3=AB+AB图2.1.8与或阵列表示方法102.1.2PLD的查找表结构将函数值放在存储电路中，其地址为输入变量，输出为逻辑函数值。一个N输入查找表(LUT，LookUpTable)可以实现N个输入变量的任何组合逻辑功能，如

N输入“与”、

N输入“异或”等。输入多于N个的逻辑函数、逻辑方程等必须分开用几个查找表（LUT）实现输出黑盒子输入1输入2输入3输入41、查找表的概念

2.1.9查找表示意图11●使用SRAM构成函数发生器，函数值放在SRAM中，SRAM的地址为输入变量，输出为逻辑函数值。M个输入的SRAM可以实现任意一个M个输入项的组合逻辑函数。●使用多路开关实现，其基本原理是将多路开关的数据输入端接固定电平，将其地址输入作为函数的输入，多路开关的输出为逻辑函数值。2、查找表的实现方法12由多路开关构成的查找表原理0000010100000101输入A输入B输入C输入D查找表输出多路开关图2.1.10查找表原理图132.2PLD的分类

由于历史的原因，对可编程逻辑器件的命名不很规范，一种器件往往具备其他几种器件的特征，无法严格分类所以可编程逻辑器件有多种分类方法，没有统一的标准，下面介绍几种常见的分类法：

142.2.1按集成度分类

低密度PLD（LDPLD）：ROM、PAL、GAL等（LOWDENSITYPLD）高密度PLD（HDPLD）

：EPLDCPLD、FPGA等（HIGHDENSITYPLD）低密度可编程逻辑器件也有人称为简单可编程逻辑器件（SPLD）一般按照GAL22V10芯片的容量（大致在750门左右）进行区分历史上一般将GAL22V10作为LDPLD和HDPLD的分水岭

PLD15PROM可编程逻辑器件低密度可编程逻辑器件（LDPLD）高密度可编程逻辑器件（HDPLD）PLAPALGALEPLDCPLDFPGAPLD按集成度分类：图2.2.1PLD按集成电路分类示意图16PROM:可编程只读存储器ProgrammableReadOnlyMemory与—或阵列结构，与阵列固定，或阵列可编程

价格低，易于编程，适合于程序代码、函数和数据表格

PLA:可编程逻辑阵列ProgrammableLogicArray与—或阵列结构，与阵列、或阵列都可编程

由于开发软件的原因，应用不广泛低密度PLD（LDPLD）：PAL:可编程阵列逻辑ProgrammableArrayLogic与—或阵列结构，与阵列可编程，或阵列固定

特点：价格低，速度高，使用方便

17GAL:通用阵列逻辑GeneralArrayLogic

与—或阵列结构+输出逻辑宏单元（OLMC），与阵列可编程，或阵列固定(OutputLogicMacroCell)

特点：品种少、功能较强、使用方便灵活、可多次编程，因而是小规模应用时的理想器件

分类与阵列或阵列输出电路PROM固定可编程固定PLA可编程可编程固定PAL可编程固定固定GAL可编程固定可组态18高密度PLD（HDPLD）：EPLD：可擦除PLD（ErasableProgrammableLogicDevice)结构：和GAL基本相同--大量增加了输出宏单元的数目

特点：集成密度大大提高，增加了设计的灵活性，内部连线固定，时延很小，工作速度高CPLD：复杂可编程逻辑器件（ComplexProgrammableLogicDevice)结构：主要包括可编程逻辑宏单元、可编程I/O、可编程内部连线。

特点：时延固定，工作速度高FPGA：现场可编程门阵列（FieldProgrammableGateArray)结构：可编程逻辑块、可编程I/O和可编程内部互连

特点：含有较多的触发器、快速的局部互连和很高的集成度192.2.2按结构分类｛阵列型PLD单元型PLD（1）阵列型：“与阵列＋或阵列＋寄存器”的形式，如PAL、GAL、CPLD等。（2）单元型：“查找表＋寄存器”的形式，如FPGA。202.2.3按编程工艺分类：（1）掩膜编程:由半导体生产厂家对器件进行编程，如ROM。（2）一次性编程:使用熔丝或反熔丝编程器件,如PROM。（3）光擦除/电编程:可多次编程，如EPROM。（4）电擦除/电编程:可多次编程，如EEPROM。和EPROM相比EEPROM具有擦除方便和编程速度快的优点；（5）静态存储器编程：使用SRAM为编程器件，可多次编程。

其中：（1）～（4）类为非易失性器件；（5）为易失性器件，使用时需要配置器件。21

GeneralArrayLogicDevice与阵列+输出逻辑宏单元（OLMC）2.3GAL器件的结构及特点

2.3.1GAL的结构框图图2.3.1GAL结构示意图

22输出逻辑宏单元输入/输出口输入口时钟输入三态控制可编程与阵列固定或阵列图2.3.2GAL16V8逻辑图

232.3.2输出逻辑宏单元（OLMC）的结构与原理24GAL的四种输出组态

252.3.3GAL的主要特点※

通用性好。宏单元可根据需要任意组态，当输入引脚不够用时还可将OLMC组态为输入端，因而使用十分灵活；※采用UVMOS或EECMOS工艺，可重复使用；※方便生产和使用。只有GAL16V8、20V8、39V18等少数几个品种。1、GAL的优点26※只能作为同步时序电路使用，且只能是外加时钟；※各触发器只能同时置位和清零；※每个宏单元只有一条向与阵列反馈的通道；※每个OLMC中或门的输入端是固定的。2、GAL的不足272.4CPLD的结构及特点

2.4.1Lattice公司ispLSI器件的结构20世纪90年代以来，Lattice首先发明了ISP（In-SystemProgrammability）下载方式，并将E2CMOS与ISP相结合，使CPLD的应用领域有了巨大的扩展。ispLSI器件都属于乘积项方式构成可编程逻辑的阵列型CPLD，基本结构由四部分组成：通用逻辑块（GLB）、集总布线区（GRP）、输入输出单元（IOC）、输出布线区（ORP）。另外还有时钟分配网络（CDN）。以ispLSI系列的CPLD为例分析一下其基本结构。281、ispLSI1032E功能结构图全局布线池通用逻辑块GLBI/O端口输出布线池时钟分配网络29a.标准组态2、ispLSI1032---GLB(GeneralLogicBlock)30b.高速直通组态31c.异或逻辑组态32d.单乘积项组态33e.多模式组态34（1）使用灵活。

乘积项共享阵列的输入来自4个或门，而其4个输出则用来控制该单元中的4个触发器。至于哪一个或门送给哪一个触发器不是固定的，而靠编程决定，一个或门输出可以送给几个触发器，一个触发器也可以同时接受几个或门的输出信息，甚至还可以跨过PTSA直接将或门输出送至某个触发器。GLB总结ProductTermSharingArray35（2）同一GLB中的触发器必须同步工作。虽然输出逻辑宏单元中4个D触发器的时钟是连在一起的，但所使用的时钟信号却有多种选择，可以是全局时钟，也可以是片内生成的乘积项时钟。不同GLB中触发器可以使用不同的时钟。（3）同一GLB中4个触发器同时复位。复位信号可以是全局复位信号或GLB中乘积项产生的复位信号，两者始终是或的关系。GLB是ispLSI芯片中最关键的部件，它是一种标准逻辑块。363、ispLSI1032---IOC结构(InputOutputCell) 输入输出单元37ispLSI1032---IOC组态384、ispLSI1032---ORP(OutputRoutingPool) 输出布线区395、ispLSI1032---CDN(ClockDistributionNetwork)

时钟分配网络406、ispLSI1032---命名方法412.5FPGA的结构特点

Xilinx在1985年首次推出了FPGA，随后不断推出新的集成度更高、速度更快、价格更低、功耗更低的PLD器件系列。包括：CPLD：CoolRunner、XC9500系列

FPGA：XC2000、XC4000、Spartan和Virtex、VirtexIIpro、Virtex4

Virtex-4系列FPGA采用90nm工艺制造，可提供密度达20万逻辑单元和高达500MHz的工作速度。(1)侧重普通逻辑应用：Virtex-4LX。(2)侧重数字信号处理应用：Virtex-4SX。(3)侧重高速串行连接和嵌入式处理应用：Virtex-4FX。422.5.1Xilinx公司FPGA的基本结构主要由三个部分组成：可编程逻辑功能块、可编程输入/输出块、可编程内部互连资源。431、CLB结构示意图（ConfigurableLogicBlocks）442、IOB结构示意图（InputOutputBlocks）453.内部互连资源PI（ProgrammableInterconnect）和开关矩阵SM（SwichingMatric）

（1）长线互连水平长线外侧的四条长线垂直长线46（2）直接互连（DirectInterconnect）

每个CLB与其周围的4个CLB之间及最外层CLB与相邻IOB间的连接，这种连接方式的工作速度最高。（3）一般互连和开关矩阵

BBCBDBBCBDCCCEDCDESMSMSMSM一般互连开关矩阵472.5.2

FPGA与CPLD的比较1、逻辑单元的粒度不同FPGA中逻辑单元粒度小，其输入变量为4～8，输出为1～2，每块芯片中有几十到几万个这样的逻辑块。CPLD中逻