组成原理复习课件

2023/2/31一计算机系统概论2023/2/32计算机硬件的基本组成

组成计算机的基本部件有中央处理器CPU（运算器和控制器）、存储器和输入、输出设备。2023/2/33

一般认为冯.诺依曼机具有如下基本特点:计算机由运算器、控制器、存储器、输入设备和输出设备五部分组成。采用存储程序的方式，程序和数据放在同一存储器中，由指令组成的程序可以修改。数据以二进制码表示指令由操作码和地址码组成。指令在存储器中按执行顺序存放，由指令计数器指明要执行的指令所在的单元地址，一般按顺序替增。机器以运算器为中心，数据传送都经过运算器。2023/2/34

计算机的工作过程是本章的重点。人们需将事先编好的程序(指令序列)送至计算机的存储器内，然后计算机按此指令序列逐条完成全部指令的功能，直至程序结束。因此，要了解计算机的工作过程，必须首先了解计算机完成一条指令的信息流程。计算机的工作过程

1．完成一条指令的信息流程以取数指令(即将指令地址码指示的存储单元中的操作数取出后送至运算器的Acc中)为例，其信息流程是：取指令PC->MAR->M->MDR->IR

分析指令oP(IR)->cu

执行指令Ad(IR)->MAR->M->MDR->ACC

此外，每完成一条指令，还必须为取下条指令作准备，形成下一条指令的地址

2计算机的工作过程计算机的工作过程实质就是不断从存储器中逐条取出指令，送至控制器，经分析后由cu发出各种操作命令．指挥各部件完成各种操作，直至程序中全部指令执行结束。2023/2/352023/2/36

计算机性能指标CPU时钟周期：主频：为了使8086CPU的各种操作协调同步进行，8086CPU必须在时钟信号CLK控制下工作，时钟信号是一个周期性的脉冲信号，一个时钟脉冲的时间长度称为一个时钟周期(ClockCycle)

，是时钟频率（主频）的倒数，时钟周期是计算机系统中的时间基准，是计算机的一个重要性能指标，也是时序分析的刻度，8086的主频为5MHz，时钟周期为200ns，8086-1的主频为10MHz，时钟周期为100ns。

2023/2/37CPI：执行一条指令所需的时钟周期（主频的倒数）数MIPS：每秒执行百万条指令。如某机每秒能执行200万条指令，则记作2MIPSMFLOPS：每秒浮点运算次数

存储容量=存储单元个数*存储字长2023/2/38例1、设主存储器容量为64Kx32位，并且指令字长、存储字长、机器字长三者相等，写出各寄存器的位数。解：由主存容量为64Kx32位得216=64K，故MAR为16位，MDR为32位。因指令字长＝存储字长＝机器字长，则IR、Acc、均为32位。例2指令和数据都存于存储器中，计算机如何区分它们。解：通常完成一条指令可分为取指阶段和执行阶段。在取指阶段通过访问存储器可将指令取出；在执行阶段通过访问存储器可将操作数取出。这样，虽然指令和数据都是以0、1代码形式存在存储器中，但CPU可以判断出在取指阶段访问存储器取出的0、1代码是指令；在执行阶段访存取出的0、1代码是数据。

例如，完成ADDM指令需两次访存：第一次访存是取指阶段，CPU根据PC给出的地址取出指令；第二次访存是执行阶段，CPU根据存于IR的指令中M给出的地址取出操作数。可见，CPU就是根据取指阶段和执行阶段的访存性质不同来区分指令和数据的。2023/2/392023/2/310二、数据的表示和运算常用的几种进位数制：

(1)二进制B(2)八进制Q(3)十六进制H(4)十进制D计算机中常用的进制：二、八、十六数据的转换

1.二（八、十六）进制转换成十进制数据

2.二进制数与八进制、十六进制的关系

3.十进制转换为二进制数据符号的表示数据的数值通常以正（＋）、负（－）号后跟绝对值来表示，称为真值。正负号也要数字化，0－正号，1－负号，正号有时可省，这种表示数的形式称为机器数。例：(+9)10表示为：（01001）2

(-9)10表示为：（11001）22023/2/311表示一位十进制数的二进制码的每一位有确定的权。一般用8421码，其4个二进制码的权从高到低分别为8、4、2和1。故称这种编码为“以二进制编码的十进制(binary

coded

decimal，简称BCD)码”。2023/2/312校验码1.奇偶校验码：这种方案只能发现一位错或奇数个位错，但不能确定是哪一位错，也不能发现偶数个位错。2.海明校验码：能检测出二位同时出错、亦能检测出一位出错并能自动纠错。三种机器数的小结

对于正数，原码=补码=反码

对于负数，符号位为1，其数值部分原码除符号位外每位取反末位加1补码原码除符号位外每位取反反码

最高位为符号位，书写上用“,”（整数）或“.”（小数）将数值部分和符号位隔开2023/2/314定点数的表示和运算1.定点数的表示无符号数的表示；有符号数的表示。2.定点数的运算定点数的位移运算；原码定点数的加/减运算；补码定点数的加/减运算；定点数的乘/除运算；溢出概念和判别方法。

2023/2/315减法运算如何实现？

减法可转换成加上减数的负数的补码来完成。即：[X-Y]补=X补+[-Y]补2023/2/316浮点数的表示和运算

浮点数的表示

浮点数的表示范围；IEEE754标准浮点数的加/减运算（了解步骤）1.“对阶”－－使两数阶码相等(对齐两数的小数点）2.尾数加/减3.结果规格化4.舍入5.检查阶码是否溢出2023/2/317N=M*RE

规格化:当R＝2，且尾数值不为0时，其绝对值应大于或等于(0.5)10

。对非规格化浮点数，通过将尾数左移或右移，并修改阶码值使之满足规格化要求尾数用补码表示的规格化形式：数符与尾数小数点后第1位数字相异例如：最大正数=215×(1–2–10)

2+1111×0.111111111110个1最小正数最大负数最小负数=2–15×2–1

=–215×(1–2–10)

=2–16=–2–15×2–1

=–2–162-1111×0.10000000009个02-1111×(–0.1000000000)9个02+1111×(–0.1111111111)10个1设m=4，n=10，r=2尾数规格化后的浮点数表示范围6.22023/2/319算术逻辑单元ALU

1.串行加法器和并行加法器

2.算术逻辑单元ALU的功能和机构2023/2/320(2)串行多位加法器

XnYnCn-1CnFnX1Y1 F1C0C1XnYnCn-1CnFnX2Y2 XnYnCn-1CnFnXnYnCn-1CnFnC2C3C4X3Y3 X4Y4 F2F3F4

n个全加器相连可得n位加法器，但加法时间较长，因为位间进位是串行传送的，本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。只有改变进位逐传送的路径，才能提高加法器工作速度。解决办法之一：采用“超前进位产生电路”，来同时产生各位进位，从而实现快速加法，这种加法器称为“超前进位加法器”。2023/2/321GIVPIVGIIIPIIIGIIPIIGIPI74182CIIICIICIC0

7418174181741817418174181:实现算术逻辑运算及组内并行。74182：接收了组间的辅助函数后，产生组间的并行进位信号CIII

、CII

、CI，分别将其送到各小组的加法器上一个16位的ALU部件，要实现组内并行，组间并行运算。所需器件为：74181芯片四块，74182一块2023/2/322三、存储器层次机构寄存器Cache主存储器辅助存储器2023/2/323

半导体随机存取存储器1.SRAM存储器的工作原理2.DRAM存储器的工作原理2023/2/324存储信息原理动态存储器DRAM（动态MOS型）：依靠电容存储电荷的原理存储信息。功耗较小,容量大,速度较快,作主存。静态存储器SRAM（双极型、静态MOS型）

依靠双稳态电路内部交叉反馈的机制存储信息。功耗较大,速度快,作Cache。SRAM：利用双稳态触发器来保存信息，只要不断电，信息是不会丢失的，因为其不需要进行动态刷新，故称为“静态”存储器。DRAM：利用MOS电容存储电荷来保存信息，使用时需要给电容充电才能使信息保持，即要定期刷新。2023/2/325

CPU与主存之间采取异步工作方式，以ready信号表示一次访存操作的结束2023/2/326重要习题存储器容量扩展(1)位扩展概念:位扩展指的是用多个存储器器件对字长进行扩充（2）字扩展字扩展指的是增加存储器中字的数量。例:

4个16K8位静态芯片组成64K8位存储器。2023/2/327(3)字位扩展例:由Intel2114(1K4位)芯片组成容量为4K8位的主存储器的逻辑框图,说明地址总线和数据总线的位数，该存储器与8位字长的CPU的连接关系。解：此题所用芯片是同种芯片。（1）片数=存储器总容量（位）/芯片容量（位）

=4K*8/（1K*4）=8（片）（2）CPU总线（由存储器容量决定）地址线位数=log2(字数)=log2(4K)=12(位)

数据线位数=字长=8（位）2023/2/328（3）芯片总线（由芯片容量决定）地址线=log2(1K)=10(位)

数据线=4（位）（4）分组（组内并行工作，Cs连在一起，组间串行工作，Cs分别连接译码器的输出）组内芯片数=存储器字长/芯片字长

=8/4=2（片）组数=芯片总数/组内片数=8/2=4（组）（5）地址分配与片选逻辑2023/2/3292023/2/330定期向电容补充电荷刷新

DRAM采用“读出”方式进行再生。利用单元数据线上的读出放大器来实现。由于DRAM每列都有自己的读出放大器，只要依次改变行地址轮流进行读放再生即可。这种方式称行地址再生方式。

(1)集中刷新：在一个刷新周期(从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止)内，利用一段固定的时间，依次对存储器的所有行逐一再生，在此期间停止对存储器的读和写。2023/2/3312ms（2）异步刷新例.把刷新操作分散到刷新周期（2ms）内用在大多数计算机中。每隔一段时间刷新一行。128行≈15.6微秒每隔15.6微秒提一次刷新请求，刷新一行；2毫秒内刷新完所有行。R/W刷新R/W刷新R/WR/WR/W15.6微秒15.6微秒15.6微秒刷新请求刷新请求（DMA请求）（DMA请求）2023/2/332高速缓冲存储器（Cache）Cache引入为解决CPU和主存之间的速度差距,提高整机的运算速度,在CPU和主存之间插入的由高速电子器件组成的容量不大,但速度很高的存储器作为缓冲区。解决了速度与成本之间的矛盾（速度接近cache，容量与每位价格接近于主存）。Cache特点存取速度快，容量小，存储控制和管理由硬件实现2023/2/333cache存储器工作原理—程序访问的局部性

这种对局部范围的存储器地址频繁访问，而对此范围以外的地址则访问甚少的现象就称为程序访问的局部性。时间局部性：如果一个信息项正在被访问，那么在近期它很可能还会被再次访问。(程序循环、堆栈)空间局部性：在最近的将来将用到的信息很可能与现在正在使用的信息在空间地址上是临近的。(指令顺序执行、数组存放)2023/2/334例：CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache-主存系统的效率和平均访问时间。解：

h=Nc/(Nc+Nm)=1900/(1900+100)=0.95

ta=htc+(1-h)tm=0.95*50+0.05*250=60ns例:已知Cache存储周期为40ns,主存存储周期为200ns,Cache-主存系统平均访问时间为50ns,求Cache的命中率是多少?解:

因为ta=h*tc+(1-h)(tm+tc)

所以h=(tm+tc-ta)/tm=(200+40-50)/200=19/202023/2/335Cache地址4位9位主存地址7位4位9位11位9位主存地址7位Cache和主存之间的映射方式

（1）直接映像2023/2/336例：设有一个cache的容量为2K字，每个块为16字。

(1)该cache可容纳多少个块？

(2)如果主存的容量是256K字，则有多少个块？

(3)主存的地址有多少位？cache地址有多少位？

(4)在直接映象方式下，主存中的第i块映象到cache中哪一个块中？

(5)进行地址映象时，存储器的地址分成哪几段？各段分别有多少位？解：(1)cache中有2048/16=128个块。(2)主存有256K/16=214＝16384个块。(3)主存容量为256K＝218字，所以主存的地址有18位。

cache容量为2K=211字，所以cache字地址为11位。(4)主存中的第i块映象到cache中第imod128个块中。(5)存储器的字地址分成三段：区地址、组地址、块内字地址。区地址的长度为18-11=7位，组地址为7位，块内字地址为4位。2023/2/337（2）全相联映像:允许主存中的每一个字块映象到Cache的任何一个字块位置上。是最灵活但成本最高的一种方式(3)组相联映像组内全相联，组间直接映像2023/2/338四、指令系统1.定长操作码:指令的操作码的位置、位数固定相同2.扩展操作码（变长）

各指令操作码的位置、位数不固定，根据需要变化（即操作码的长度可变，且分散得放在指令字的不同字段中）例题：某计算机的指令系统有80条指令。当采用固定编码方式时，其操作码的长度是多少？在80条指令中，有10条常用指令，使用概率是%90，另外70条的使用概率为%10，若采用变长编码，则操作码的平均长度是多少？

2023/2/339例.（方法一）指令字长16位，可含有3、2、1或0个地址，每个地址占4位。（见教材P130~131）操作码地址码15~1211~87~43~00000X

YZ

1110XYZ............11110000Y

Z1111

1110Y

Z............三地址指令15条二地址指令15条1111

11110000Z111111111110Z............一地址指令15条1111

1111

1111000011111111

11111111............零地址指令16条可表示61条指令2023/2/340例.（方法二）指令字长16位，可含有3、2、1或0个地址，每个地址占4位。（见教材P130~131）操作码地址码15~1211~87~43~00000X

YZ

1110XYZ............11110000Y

Z1111

1101Y

Z............三地址指令15条二地址指令14条1111

11100000Z111111111110Z............一地址指令31条1111

1111

1111000011111111

11111111............零地址指令16条可表示76条指令2023/2/341寻址方式寻址方式分为指令寻址和数据寻址两类指令寻址：确定下一条要执行的指令的地址的方法分为顺序寻址和跳跃寻址。数据寻址：确定本条指令执行的操作数地址1．直接寻址2．寄存器寻址3.基址寻址4．变址寻址5．间接寻址6．相对寻址7．立即数2023/2/342五、中央处理器（CPU）

2023/2/3431.硬布线控制器2.微程序控制器2023/2/344硬布线控制器操作控制信号的产生

指令:操作码+地址码在机器内设置一个指令译码器，输入:操作码输出:反映出当前正在执行的指令。由译码器的输出和机器周期状态cyl～cy4作为输入，使用逻辑电路产生操作控制信号。7位OP2023/2/345微指令如何产生控制信号：

微指令最简单的组成形式：

将每个控制信号用一个控制位来表示，当该位为“1”时，定义为有控制信号，当该位为“0”时，没有控制