版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
数字电路第5章常用时序逻辑电路及MSI时序电路模块的应用计数器寄存器退出计数器二进制计数器退出十进制计数器N进制计数器在数字电路中,能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器······(一)二进制计数器1、二进制同步计数器3位二进制同步加法计数器选用3个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2表示。状态图输出方程:时钟方程:时序图电路图由于没有无效状态,电路能自启动。推广到n位二进制同步加法计数器驱动方程输出方程3位二进制同步减法计数器选用3个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2表示。状态图输出方程:时钟方程:时序图电路图由于没有无效状态,电路能自启动。推广到n位二进制同步减法计数器驱动方程输出方程3位二进制同步可逆计数器设用U/D表示加减控制信号,且U/D=0时作加计数,U/D=1时作减计数,则把二进制同步加法计数器的驱动方程和U/D相与,把减法计数器的驱动方程和U/D相与,再把二者相加,便可得到二进制同步可逆计数器的驱动方程。输出方程电路图4位集成二进制同步加法计数器74LS161/163①CR=0时异步清零。②CR=1、LD=0时同步置数。③CR=LD=1且CPT=CPP=1时,按照4位自然二进制码进行同步二进制计数。④CR=LD=1且CPT·CPP=0时,计数器状态保持不变。74LS163的引脚排列和74LS161相同,不同之处是74LS163采用同步清零方式。双4位集成二进制同步加法计数器CC4520①CR=1时,异步清零。②CR=0、EN=1时,在CP脉冲上升沿作用下进行加法计数。③CR=0、CP=0时,在EN脉冲下降沿作用下进行加法计数。④CR=0、EN=0或CR=0、CP=1时,计数器状态保持不变。4位集成二进制同步可逆计数器74LS191U/D是加减计数控制端;CT是使能端;LD是异步置数控制端;D0~D3是并行数据输入端;Q0~Q3是计数器状态输出端;CO/BO是进位借位信号输出端;RC是多个芯片级联时级间串行计数使能端,CT=0,CO/BO=1时,RC=CP,由RC端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。4位集成二进制同步可逆计数器74LS193CR是异步清零端,高电平有效;LD是异步置数端,低电平有效;CPU是加法计数脉冲输入端;CPD是减法计数脉冲输入端;D0~D3是并行数据输入端;Q0~Q3是计数器状态输出端;CO是进位脉冲输出端;BO是借位脉冲输出端;多个74LS193级联时,只要把低位的CO端、BO端分别与高位的CPU、CPD连接起来,各个芯片的CR端连接在一起,LD端连接在一起,就可以了。2、二进制异步计数器3位二进制异步加法计数器状态图选用3个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2表示。输出方程:时钟方程:时序图3个JK触发器都是在需要翻转时就有下降沿,不需要翻转时没有下降沿,所以3个触发器都应接成T'型。驱动方程:电路图3位二进制异步减法计数器状态图选用3个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2表示。输出方程:时钟方程:时序图3个JK触发器都是在需要翻转时就有下降沿,不需要翻转时没有下降沿,所以3个触发器都应接成T'型。驱动方程:电路图二进制异步计数器级间连接规律4位集成二进制异步加法计数器74LS197①CR=0时异步清零。②CR=1、CT/LD=0时异步置数。③CR=CT/LD=1时,异步加法计数。若将输入时钟脉冲CP加在CP0端、把Q0与CP1连接起来,则构成4位二进制即16进制异步加法计数器。若将CP加在CP1端,则构成3位二进制即8进制计数器,FF0不工作。如果只将CP加在CP0端,CP1接0或1,则形成1位二进制即二进制计数器。选用4个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2、FF3表示。(二)十进制计数器1、十进制同步计数器状态图输出方程:时钟方程:十进制同步加法计数器状态方程电路图比较,得驱动方程:将无效状态1010~1111分别代入状态方程进行计算,可以验证在CP脉冲作用下都能回到有效状态,电路能够自启动。十进制同步减法计数器选用4个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2、FF3表示。状态图输出方程:时钟方程:状态方程次态卡诺图比较,得驱动方程:将无效状态1010~1111分别代入状态方程进行计算,可以验证在CP脉冲作用下都能回到有效状态,电路能够自启动。电路图十进制同步可逆计数器集成十进制同步计数器集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同,不同的是,74160和74162是十进制同步加法计数器,而74161和74163是4位二进制(16进制)同步加法计数器。此外,74160和74162的区别是,74160采用的是异步清零方式,而74162采用的是同步清零方式。74190是单时钟集成十进制同步可逆计数器,其引脚排列图和逻辑功能示意图与74191相同。74192是双时钟集成十进制同步可逆计数器,其引脚排列图和逻辑功能示意图与74193相同。把前面介绍的十进制加法计数器和十进制减法计数器用与或门组合起来,并用U/D作为加减控制信号,即可获得十进制同步可逆计数器。选用4个CP上升沿触发的D触发器,分别用FF0、FF1、FF2、FF3表示。2、十进制异步计数器状态图输出方程:十进制异步加法计数器时序图时钟方程选择时钟脉冲的一个基本原则:在满足翻转要求的条件下,触发沿越少越好。状态方程比较,得驱动方程:电路图将无效状态1010~1111分别代入状态方程进行计算,可以验证在CP脉冲作用下都能回到有效状态,电路能够自启动。十进制异步减法计数器选用4个CP上升沿触发的JK触发器,分别用FF0、FF1、FF2、FF3表示。状态图输出方程:时序图时钟方程选择时钟脉冲的一个基本原则:在满足翻转要求的条件下,触发沿越少越好。状态方程比较,得驱动方程:电路图将无效状态1010~1111分别代入状态方程进行计算,可以验证在CP脉冲作用下都能回到有效状态,电路能够自启动。集成十进制异步计数器74LS90(三)N进制计数器1、用同步清零端或置数端归零构成N进置计数器2、用异步清零端或置数端归零构成N进置计数器(1)写出状态SN-1的二进制代码。(2)求归零逻辑,即求同步清零端或置数控制端信号的逻辑表达式。(3)画连线图。(1)写出状态SN的二进制代码。(2)求归零逻辑,即求异步清零端或置数控制端信号的逻辑表达式。(3)画连线图。利用集成计数器的清零端和置数端实现归零,从而构成按自然态序进行计数的N进制计数器的方法。在前面介绍的集成计数器中,清零、置数均采用同步方式的有74LS163;均采用异步方式的有74LS193、74LS197、74LS192;清零采用异步方式、置数采用同步方式的有74LS161、74LS160;有的只具有异步清零功能,如CC4520、74LS190、74LS191;74LS90则具有异步清零和异步置9功能。用74LS163来构成一个十二进制计数器。(1)写出状态SN-1的二进制代码。(3)画连线图。SN-1=S12-1=S11=1011(2)求归零逻辑。例D0~D3可随意处理D0~D3必须都接0用74LS197来构成一个十二进制计数器。(1)写出状态SN的二进制代码。(3)画连线图。SN=S12=1100(2)求归零逻辑。例D0~D3可随意处理D0~D3必须都接0用74LS161来构成一个十二进制计数器。SN=S12=1100例D0~D3可随意处理D0~D3必须都接0SN-1=S11=10113、计数器容量的扩展异步计数器一般没有专门的进位信号输出端,通常可以用本级的高位输出信号驱动下一级计数器计数,即采用串行进位方式来扩展容量。100进制计数器60进制计数器64进制计数器本节小结:计数器是一种应用十分广泛的时序电路,除用于计数、分频外,还广泛用于数字测量、运算和控制,从小型数字仪表,到大型数字电子计算机,几乎无所不在,是任何现代数字系统中不可缺少的组成部分。计数器可利用触发器和门电路构成。但在实际工作中,主要是利用集成计数器来构成。在用集成计数器构成N进制计数器时,需要利用清零端或置数控制端,让电路跳过某些状态来获得N进制计数器。寄存器基本寄存器退出移位寄存器寄存器的应用在数字电路中,用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码,存放n位二进制代码的寄存器,需用n个触发器来构成。按照功能的不同,可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据,需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入、并行输出,也可以串行输入、串行输出,还可以并行输入、串行输出,串行输入、并行输出,十分灵活,用途也很广。(一)基本寄存器1、单拍工作方式基本寄存器无论寄存器中原来的内容是什么,只要送数控制时钟脉冲CP上升沿到来,加在并行数据输入端的数据D0~D3,就立即被送入进寄存器中,即有:2、双拍工作方式基本寄存器(1)清零。CR=0,异步清零。即有:(2)送数。CR=1时,CP上升沿送数。即有:(3)保持。在CR=1、CP上升沿以外时间,寄存器内容将保持不变。(二)移位寄存器1、单向移位寄存器并行输出4位右移移位寄存器时钟方程:驱动方程:状态方程:并行输出4位左移移位寄存器时钟方程:驱动方程:状态方程:单向移位寄存器具有以下主要特点:(1)单向移位寄存器中的数码,在CP脉冲操作下,可以依次右移或左移。(2)n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作,此后可从Q0~Qn-1端获得并行的n位二进制数码,再用n个CP脉冲又可实现串行输出操作。(3)若串行输入端状态为0,则n个CP脉冲后,寄存器便被清零。2、双向移位寄存器M=0时右移M=1时左移3、集成双向移位寄存器74LS194(三)寄存器的应用1、环形计数器结构特点即将FFn-1的输出Qn-1接到FF0的输入端D0。工作原理根据起始状态设置的不同,在输入计数脉冲CP的作用下,环形计数器的有效状态可以循环移位一个1,也可以循环移位一个0。即当连续输入CP脉冲时,环形计数器中各个触发器的Q端或端,将轮流地出现矩形脉冲。能自启动的4位环形计数器状态图由74LS194构成的能自启动的4位环形计数器时序图2、扭环形计数器结构特点状态图即将FFn-1的输出Qn-1接到FF0的输入端D0。能自启动的4位扭环形计数器本节小结:
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 车辆抵押借款协议
- 供热监控系统安装合同
- 影视制作项目合作合同模板
- 化妆品交易协议
- 农村旅游贷款合同
- 艺术展览项目合作合同
- 有停车位写字楼租赁合同
- 砖砌体隔声墙施工协议模板
- 培训协议模板
- 股票配资投资者税务筹划合同
- 2024年广东惠州市交通投资集团招聘笔试参考题库含答案解析
- 华尔街之狼:掌握直线销售的艺术
- 充电桩行业企业形象宣传
- 图书馆消防安全培训课件
- 2024年江苏国信集团有限公司招聘笔试参考题库含答案解析
- 土地法律权益保护之土地纠纷调解与仲裁
- 《建设美丽中国》课件
- 2024年全国高考体育单招考试语文试卷试题(含答案详解)
- 六大行动实施方案永红九年一贯制学校
- 多叶片微风风力发电项目融资计划书
- 鼓膜穿孔的护理查房
评论
0/150
提交评论