第1章-数据手册lpc2000微控制器中文

嵌入的高速Flash器。128位宽度的器接口和独特的加速结构使32位代码能够在最大时钟速率下CAN、通道以及多9个外部中断使它们特别适用于汽车、工业控制应用以及医疗系统和容错维护总线。LPC2292/2294包含76（使用了外部器）～112（单片）个GPIO口。由于内置了宽范围的串16kB片内静态RAM和256kB片内Flash程序器。128位宽接口/可实现高达单扇区或整片擦除时间为400ms。EmbeddedICE-RT和嵌入式接口使用片内RealMonitor软件对任务进行实时调试并支持对执810位A/D2.44µs2个32位定时器（带4路捕获和4路比较通道 片内晶振频率范围：1～30－CPU操作电压范围：1.65～1.95V(1.8V0.151订购SOT486-SOT486-2器件FLASH256162-256164-仅适用于LPC22941结构(1)仅适用于LPC22942LQFP1443管脚描P0口管脚的操作取决于管脚连接模块所选择的功能。P0口的P0.26和P0.31不可用。OOTxD0－UART0的发送器输IISCL－I2C时钟输入/输出。开漏输出(符合I2C规范SDA－I2C数据输入/输出。开漏输出(符合I2C规范IOIIOOTxD1－UART1的发送器输IOIIIIRD4－CAN4输OTD4－CAN4发送器输描DCD1－UART1数据载注：当RESET为低时，EINT1上的低电平强制复位后由引导装载程序IIIIIOI4IRD3－CAN3输5OTD3－CAN36IRD2－CAN2输8OTD2－CAN2发送器输IRD1－CAN1输I转换输入I转换输入I转换输入I转换输入描P1口：P1口是32位双I/O口。每个位都有独立的方向控制。P1口管脚的操作取决于管脚连接模块所选择的功能。P1口的P1.2~P1.15不可用。OCS0－片选信号0，低电平（Bnak0地址范围：8000000080FFOOTRACEPKT0－包位0，带内部上拉的标准I/O口OTRACEPKT1－包位1，带内部上拉的标准I/O口OTRACEPKT2－包位2，带内部上拉的标准I/O口7OTRACEPKT3－包位3，带内部上拉的标准I/O口OTRACESYNC－同步。带内部上拉的标准I/O口注RESET为低时，TRACESYNC上的低电平会使P1.25:16在复OOOOTRACECLK－时钟。带内部上拉的标准I/O口IRTCK－返回的测试时钟输出。JTAG端口的额外信号。当处理器频注：当RESET为低时，RTCK上的低电平会P1.31:26在复位后作OTDO－JTAG接口测试数据输出IITCK－JTAG接口测试时钟ITMS－JTAG接口的模式ITRST－JTAG接口的测试复位P2.0-16-D0－外部器数据线D1－外部器数据线D2－外部器数据线D3－外部器数据线D4－外部器数据线描D5－外部器数据线D6－外部器数据线D7－外部器数据线D8－外部器数据线D9－外部器数据线D10－外部器数据线D11－外部器数据线D12－外部器数据线D13－外部器数据线D14－外部器数据线D15－外部器数据线D16－外部器数据线D17－外部器数据线D18－外部器数据线D19－外部器数据线D20－外部器数据线D21－外部器数据线1D22－外部器数据线D23－外部器数据线D24－外部器数据线D25－外部器数据线D26－外部器数据线BOOT0－当RESET为低时，BOOT0BOOT1一同控制引导和内部D27－外部器数据线BOOT1－当RESET为低时，BOOT1BOOT0一同控制引导和内部BOOT1:0=00选择引导CS0控制的8位器。BOOT1:0=01选择引导CS0控制的16位器BOOT1:0=10选择引导CS0控制的32位器BOOT1:0=11选择内部Flash器D28－外部器数据线D29－外部器数据线ID30－外部器数据线ID31－外部器数据线描述P3.0-74-71,66-48-O器地址O器地址O器地址O器地址O器地址O器地址O器地址O器地址O器地址O器地址O10O11O12O13O14O15O16O17O18O19O20O21O22O23OCS3－片选信号3，低电平有效（Bank3地址范围8300000083FFOCS2－片选信号2，低电平有效（Bank2地址范围8200000082FFOCS1－片选信号1，低电平有效（Bank1地址范围8100000081FFOOBLS3－字节定位选择信号（Bank3），低电平有效I转换输入描OBLS2－字节定位选择信号（Bank2），低电平有效I转换输入OBLS1－字节定位选择信号（Bank1），低电平有效OBLS0－字节定位选择信号（Bank0），低电平有效OTD1－CAN1发送器输I外部复位输入。该管脚的低电平将器件复位，并使I/O口和功能恢复默认状态，处理器从地0开始执行。带迟滞TTL电平IOII模拟地：0V参考点。标称电压与VSS相同，但应当互相以减少IPLL模拟地：0V参考点。标称电压与VSS相同，但应当互相以II互相以减少噪声和故障II在下面章节中对LPC2292/2294的系统和功能作详细的描述THUMB16位指令长度使其可以达到标ARM代码两倍的密度，却仍然保ARM的大多数性能上的优势，这些优势是使用16位寄存器的16位处理器所不具有的。这是因为THUMB代码和ARM代码一样，在相同的32位寄存器上进行操作。理器性能的160%。LPC2292/2294集成了一个256kB的FLASH器系统。该器可用作代码和数据的。对FLASH存片内SRAM可用作代码和/或数据的。SRAM支持8位、16位和32位。LPC2292/2294具 中。详见6.21节“系统控制”。4.03.753.53.02.01.0

0xFFFFAHBVPBAHBVPBBOOT（从片内Flash重新映射16K字节片内静态256k字节片内Flash0xEFFF0xE0000xDFFF0xC0000x80000x7FFF0x7FFF0x7FFF0x40010x40000x40000x3FFF0x00040x00030.0 0x0000图3LPC2292/2294器映快速中断请求(FIQ)具有最高优先级。如果分配FIQ的请求1个，VIC将中断请求“相或”向ARM处理器产FIQ信号。当只有一个被分FIQFIQ等待时间FIQ服务程序只要简单地启动器件的处理就可以了。但FIQ级的1个，FIQ服务程VIC中读出一个字以识别产生中断请求的FIQ中断源是哪一个。向量IRQ具有中等优先级。该级别16个中断请求。中断请求中的任意一个都可分配16个向量IRQslot中的任意一个，其中slot0具有最高优先级，而slot15则为最低优先级。非向量IRQ的优先级最低VIC将所有向量和非向量IRQ组合后向ARM处理器产生IRQ信号。IRQ服务程序可通过VIC的一个寄存器立即启动并跳转到相应地址。如果有任意一个向量IRQ发出请求，VIC则提供最高优先级请求IRQ服务程序的地址，否则提供默认程序的地址，该默认程序由所有非向量IRQ共用。默认程序可另一个VIC寄存器以确定哪个IRQ被激活。表4所列为每个功能的中断源。每个外设都有一条中断线连接到向量中断控制器，但可能有几个4VIC通道0-1Embedded 2Embedded 30-3(MR0,MR1,MR2MR3)0-3(CR0,CR1CR2,40-3(MR0,MR1,MR2MR3)0-3(CR0,CR1CR2,5Rx线状态Rx数据可用(RDA)6Rx线状态Rx数据可用(RDA)700-6(MR0,MR1,MR2MR3MR4MR5,89PLL时钟RTCCIF(计数器增加)，RTCALF(VIC通道CAN1(Txint，RxCAN2(Txint，RxCAN3(Txint，Rxint)－仅用于CAN4(Txint，Rxint)－仅用于5管脚连接模块的寄存PINSEL0寄存器控制6所列管脚的功能。IODIR寄存器中的方向控制位GPIO功能应用到管脚时才有效。对于其它功能，方向自动进行控制。表6所列设定之外的设定都被保留，用户不要使用这些6管脚功能0（PINSEL0值功00001TxD1011100001RxD1031100001SCL1011值功00001SDA101100001SCK101100001MISO101100001MOSI101100001SSEL1021100001TxD1041100001RxD1061100001101100GPIO001CTS101100001DSR1011RD4[1](CAN控制器值功00001DTR1011TD4[1](CAN控制器00001DCD101100001RI1011PINSEL1寄存器控制7所列管脚的功能。IODIR寄存器中的方向控制位GPIO功能应用到管7管脚功能1（PINSEL1值0000110110000110SCK110000110MISO110000110MOSI110000110SSEL11值00001510RD3[1](CAN控制器1100001TD3[1](CAN控制器101100001RD2CAN控制器101100001TD2CAN101100001RD1CAN控制器1011000011011001011011001011011001011011001011011值000011011PINSEL2寄存器控制8所列管脚的功能。IODIR寄存器中的方向控制位GPIO功能应用到管8管脚功能2（PINSEL2—23P1.20/管脚 0x或管脚 0x或管脚 0x或管脚P3.31 0x或10＝BLS0管脚P2.15:8 00或11＝P2.15:8 01或10＝D15:8管脚P3.30 00或11＝P3.30 01或10＝BLS1管脚P2.27:16 0x或11＝P2.27:16 管脚P2.29:28 0x或11＝P2.29:28或保留 管脚 0x或11＝P2.31:30或 管脚 0x或11＝P3.29:28或 617180-0-0时使P3.231时使能XCLK0-10能AIN41能AIN51RESET＝时该位的复位值控制P3.23/A23/XCLK和P3.22:2/A2.22:2中地址线的数目 001＝A3:2为地址 101＝A15:2为地址010＝A5:2为地址 如果复位时BOOT1:0=11，域的复位值为-外部器控制器是一个为系统总线和外部（片外）器器件提供接口的功能模块。它可同时支持器组都支持SRAM、ROM、FlashEPROM、BurstROM器或一些外部I/O器件。I/O没有连接到特定外设功能的管脚GPIO寄存器进行控制。管脚可以动态配置为输入或输出。寄存器所有I/O10A/DLPC2292/2294分别包含一个带8路输入的10位逐次近模-数转换器LPC2292/22942/4CAN控制器。控制器局域网络（CAN）是一个串行通信协议，它能有I2C接I2C是一个双向总线，它使用两条线：串行时钟线(SCL)和串行数据线(SDA)实现互连的控制。每接收信息的发送器（例如器。发送器和/或可以操作为主或从模式，这取决于是启动数据的发送或是只被寻址。I2C是一个多主总线，它可以由超过一个总线主控器进行控制。LPC2292/2294所包含的I2C功能支400kbit/s（快速I2C）标准的I2C总线接多主机总线(无主机SPI接的432有可选择时间周期：从(tpclk×256×4)(tpclk×232×4)，可选值为tpclk×4这使其适合于由电池供电的，CPU不连续工作(空闲模式)的系统。可编程基准时钟分频器允许调节RTC以适应不同的晶振频基于标准的定时器模块并具有其所有特性。不LPC2292/2294只将其功能输出到管脚。它动作。功能也建立在匹配寄存器事件基础之上。独立控制上升和下降沿位置的能力使可以应用于的领域。例如，多相位电机控制通常需要个非的输出，而这3个输出的脉宽和位置需要独立进行控制两个匹配寄存器可用于提供单边沿控制的输出。匹配寄MR0通过匹配时重新设置计数值来控制周期率。其它的匹配寄存器控制边沿的位置。每个额外的单边沿控制输出只需要期的开始并且当MR0发生匹配时，都有一个上升沿。3个匹配寄存器可用于提供一个双边沿控制输出。也就是说，MR0匹配寄存器控制周期速率，其它匹配寄存器控制两个边沿位置。每个额外的双边沿控制输出只需要两个匹配寄存器，因为所有输出的重复速率是相同的。使边沿控制输出时，指定的匹配寄存器控制输出的上升和下降沿。这样就产生了正脉冲（当7个匹配寄存器，可实现6个单边沿控制或3个双边沿控制 振荡器支持晶振范围为1MHz～30MHz。晶振输出频率称为FOSC，而ARM处理器时钟频率称为cclkPLL可以接受范围为10MHz～25MHz的输入时钟频率。输入频率通过一个电流控制振荡器（CCO）可以倍增10MHz～60MHz。倍增器可以132的整数（实际上在该系列微控制器当中CPULPC2292/2294有2个复位源：RESET管脚和看门狗复位。RESET管脚是一个触发输入管脚，复位状态将一直保持到外部复位撤除，振荡器开始运行。振荡Flash控制器唤醒定时器的用途是确保振荡器和其它操作所需要的模拟功能在处理器能够执行指令之前完全正唤醒定时器监视晶体振荡器是否可以安全地开始执行代码。当上电时，或某些事件导致退出可作为4个独立的中断信号来处理。外部中断输入可用于将处理器从掉电状态唤醒。器映射控制改变了从地址0x 开始的中断向量的映射。向量可以映射到片内Flash器的底部，也可以映射到片内静态RAM。这使得在不同器空间中运行的代码都能够对中断进行控制。LPC2292/2294支持两种低功耗模式：空闲模式和掉电模式。在空闲模式中，指令的执行被暂停，直到在掉电模式中，振荡器被关闭，没有任何的内部时钟。处理器状态和寄存器、外设寄存器和内部SRAM的值在掉电模式下保持不变。管脚的逻辑电平保持静态。通过复位或特定的不需要时钟还可工作的中断可终止掉电模式并恢复正常操作。由于所有动态的操作都被暂停，掉电模式使消耗的功VPB分频器决定处理器时钟(cclk)和外设时钟(pclk)之间的关系。VPB分频器有两个用途。第一，VPBARM处理器的最高速度下不能正确操作，为了弥补这一点，VPB总线频率可以降低为处理器时钟频率的一半1/4。VPB总线在复位后的默认状态是1/4速率运行。VPB分频器的第二个用途是当所有GPIOP1口复用。这意味着P0口的所有通信、定时器和接口外设在开发和调试阶段都可ARMEmbeddedICE逻辑提供对片内调试的支持。对目标系统进行调试需要一个主机来运行调试软件和EmbeddedICE协议转换器。EmbeddedICE协议转换器将调试协议命令转换成所需要的JTAG数据，从而对目标系统上的ARM内核进行。状态，目标系统程序与主机调试器或其它独立的主机进行通信时也不会中断程序流程。ARM7TDMI-S内核上运行的程序将调试通信通道作为协处理器14进行。调试通信通道允许JTAG端口发送和接收数据，但不影响正常的程序流程。调试通信通道数据和控制寄存器映射到EmbeddedICE逻辑中的地址。行的。嵌入式宏单元（ETM）对深嵌入处理器内核提供了实时能力。它向一个端口输出处理外部端口分析仪在软件调试器的控制下捕获信息。指令(或PC)显示了处理器的执行流程并提供所有已执行指令的列表。指令被压缩为广播分支地址和一套用于指示流水线状态的状态信号。信息的产生可通过选择触发源进行控制。触发源包括地址比较器、计数器和序列发生器。由于信调试器，当用户对运行台的应用程序进行调试时，它运行在。它使用 的特定RealMonitor软件。9极限-V-V-V-VDC输入电压，可承5V的I/O-VDC输入电压，其它I/O-VI—I—-℃P—W是一些重要参数的额定值，并未说明器件在极限参数或任何条件下（第8节“静态特性”参数在操作温度范围内是有效的，除非另有规定。所有的电压都是相对Vss而言，除非另只有在V310静态特VVV标准端口管脚,RESET,Vi=——3Vi=——3VO=0;VO=——3-Tj——0—V0—V——V——V——VIOH=-V3-——VIOL=-——VVOH=V3--——VOL=4——VOH=-—-VOL=-—Vi=5V上拉电流(施加到Vi=---V3<Vi<5V000I1V18=1.8V,Tamb=25℃,代码——————I2CVTOL=——VVTOL=——VVTOL=——VIOL=——V输入漏电流（到VI