板级电路系统设计和仿真综合解决方案

板级电路系统设计和仿真综合解决方案

一、板级电路系统设计面临的挑战随着电子系统设计的复杂程度和性能的不断提高、集成电路的工艺和封装技术的快速发展，以及板级电路的密度和电子元器件的频率不断攀升，尤其在通讯、计算机、航空航天和图像处理等领域，电子产品的高速、高性能、高密度和高复杂度的特点尤为突出，由此带来的信号完整性、电源完整性、电磁干扰和发热等一系列问题也越来越严重，为电子系统工程师设计带来诸多挑战。同时，面对如此复杂的系统设计，新型信息化平台的建设是保证设计成功的基础。企业是否具有高效率的内部产品沟通平台，是否能够及时掌握产品在设计各个阶段的状态信息，从而确保选择合适的物料和器件来满足产品的设计要求，都是在企业发展中管理人员应该考虑的问题。缩短“产品上市时间”是一项紧迫的需求。由于PCB设计的反复性可能导致设计周期平均会增加几个星期，从而拖延了产品的上市时间。将最具竞争力的产品及时交付量产并推向市场，不仅是制造者的责任，同时也是PCB设计者的责任。在PCB设计过程中，元件的选择、布局及布线将直接影响到新产品导入(NPI)的成功与否。是否能在正式投板前对设计、工艺以及与加工相关的因素进行统一考虑，保证设计“一次成功”，对设计者来说是一项富有挑战的事情。如何建立快速、准确且高效的评估和验证设计平台，已成为企业大跨步发展的必经之路。二、板级系统设计和仿真解决方案概述板级系统设计和仿真解决方案正是基于以上要求而建立，形成一整套以数据库管理、电路设计实现、智能规则检查以及电磁场仿真技术为核心，充分利用现代计算机网络的最新发展，实现了电子电路与数字混合仿真、电磁场仿真、电路信号完整性仿真、电源完整性仿真、电热性能仿真和可制造性分析等多学科、跨平台的协同式设计与分析，满足了复杂电路板级设计应用的要求，提供了一种高效、快速的仿真验证平台，帮助用户规范化设计流程，提前评估设计正确性，从而减小设计失误，提高设计质量，缩短研发周期。电路设计综合管理平台，如图1所示。图11.基于板级仿真验证设计平台的主要优势基于板级仿真验证设计平台的主要优势包括以下几方面。◎具有基于信息化数据库平台，真正实现设计工程师、质量管理人员以及生产管理人员之间的有效沟通。◎具有设计、分析、仿真和实验等数据的综合验证对比，提高产品的设计质量。◎具有专业化分工，保证设计资源的合理化利用。◎具有全新的设计方法，帮助减少产品设计初期的资源浪费，增强了各个阶段设计正确性的可控性,对可能出现的设计问题进行定性定量的分析。◎将大量的调试工作提前到设计阶段，增强了调试阶段的时间可控性。◎缩短整个产品的开发调试周期，节约了开发成本。◎实现快速提高产品的可靠性和一致性。2.板级系统设计平台组成板级系统设计平台由下面几部分组成：电路原理图设计输入软件(Cadence/OrCADCaptureCIS);优选元器件信息管理平台(DH/ComponentManagerSystem);板级电路物理设计平台(Cadence/AllegroPCBDesigner);板级电路信号完整性仿真平台(Cadence/AllegroPCBSI);板级电路直流IR-Drop分析和电热协同仿真平台(Sigrity/PowerDC);板级电路电源完整性仿真平台(Sigrity/PowerSI);板级电路信号完整性仿真平台(Sigrity/Speed2000);全波高性能3D电磁场分析和EMC/EMI分析平台(GEMS);面向DFx设计的解决方案(Valor/vSure/VPL)。三、板级系统设计和仿真平台软件介绍1.Cadence/OrCADCaptureCISCadence/OrCADCaptureCIS集成了强大的原理图设计功能，其具有快捷的元件信息管理系统(CIS)，并具有通用PCB设计入口。扩展的CIS功能可以方便地访问本地元件优选数据库和元件信息。通过减少重新搜索元件信息或重复建库、手动输入元件信息以及维护元件数据的时间，从而提高生产率。无论是设计全新的模拟、数字或混合信号电路，还是修改现有电路板的电路原理图，或进行层次结构电路图设计，OrCADCaptureCIS提供了电路设计从构思到生产所需的一切。OrCADCaptureCIS原理图提供了一个灵活且可扩展的解决方案，如图2所示。图2下面，详细将介绍OrCADCaptureCIS的主要功能。(1)原理图编辑器。OrCADCaptureCIS的拼接式和层次式原理图编辑器拥有直观的界面，该界面能够满足高速电路设计任务，并具有简捷的电路创建功能，如图3所示。对于更大、更复杂的电路设计，CaptureCIS支持多页电路图和层次式电路设计，使得层次式电路设计将变得非常容易实现，且能够确保整个设计中所有连接均正确。无缝接口建立了强大的数据路径，并整合了用于PCB板级设计的AllegroPCBDesigner和用于模拟/数字电路仿真的CadencePSpiceA/D。与AllegroPCBDesigner无缝双向整合，能够使原理图和电路板同步，且能够在原理图和电路板之间交互探测/放置。执行工程更改命令(ECOs)可以自动把布局的变化、门电路/引脚交换以及器件名称或值的变化反标到原理图。(2)元件信息管理系统。元件信息管理系统(CIS)是OrCAD设计输入解决方案的核心部分，如图4所示。它能自动同步外部数据库元件信息与电路图设计所用到的元件信息，并验证其是否一致。CIS兼容任何符合微软ODBC标准的数据库，并可以直接访问来自MRP、ERP以及PLM系统或与工程元件数据相关的中间数据库中元件数据。基于方便访问的元件数据库和元件信息，设计人员可以大大减少重复搜索元件信息的时间。CIS允许用户对优选元件数据库进行元件信息的识别、使用，并选用其进行原理图设计。元件数据库中大量的元件可以通过设定电气条件、物理条件或元件供应商属性进行查询，软件将自动检索出所要搜寻的元件，并在原理图设计中直接被使用。直接从公司优选元件数据库中调用元件设计原理图，可以最大限度地减少物料清单(BOMs)及元器件清单的出错率。电子元件数据表可以关联到供应商元件数据表，同时允许通过关系型数据库设置关联，并能进行关联性查询。图3图4CIS还可以在线通过互联网访问(ICA)并获取元件的各种信息。基于访问优选元件数据库，可以根据设定元件的电气、物理和器件供应商属性进行在线查询，并自动检索用于原理图设计。还可以通过ICA访问免费的CadenceActiveParts在线电子数据库，里面包括超过200万个元件。通过访问ActiveParts，用户可以根据具体条件对元件进行搜索和选择，并在将器件放置到原理图编辑环境中之前可以先预览。通过ICA，用户可以直接访问更多器件供应商的元件数据库。2.DH/ComponentManagerSystem(CMS)CMSSuite优选元器件信息平台属于迪浩公司自研产品，该产品依据用户产品设计及制造中所使用的电子元器件清单，建立信息完整、丰富且准确的元器件信息系统，集合了元器件EDA设计信息、采购信息、质量信息和生产商信息等，从而为设计人员、采购人员、维护人员以及质量管理人员提供全方位的元器件信息，为数字化设计提供强有力的数据支撑。另外，其还对信息库进行动态维护更新，进一步保障了信息的有效性与正确性，从而提升产品设计水平，缩短研发周期，提高产品质量与可靠性，成为提高企业竞争力的推动力。CMSSuite元器件信息库管理平台特点和优势，包括以下几方面。◎建立企业统一的优选元器件数据库，将设计师从原来繁琐的元器件创建中解脱出来，直接进入电路原理设计及PCB设计流程，进而缩短设计周期，节约设计人工成本。◎建立企业统一的优选元器件数据库，真正实现了设计工程师、质量管理人员以及生产管理人员之间的有效沟通。◎建立企业统一的优选元器件数据库，避免了电路设计项目中元器件被重复创建。◎建立企业统一的优选元器件数据库，各个项目协调小组可以在第一时间获取电路设计中元器件电气信息及相关信息，避免了缺货元器件的使用。CMSSuite优选元器件信息化管理平台主要实现下列功能：与后台ERP、PLM和PDM自动链接，实现数据实时、同步管理;公司统一物料管理和维护，制定标准化管理规则;创建和维护企业优选元器件数据库;元器件符号和封装建设标准化;原理图实时同步更新;客制化企业标准BOM;BOMAudit，保证原理设计调用元件信息正确，及时纠错;BOMCompare，快速及时地反应版本的比对信息;制定标准化图样格式;客户量身定制化的开发。3.Cadence/AllegroPCBDesigner随着半导体工业的发展，产生了越来越多的新型半导体器件，这也为设计带来了更大的技术挑战，例如器件引脚越来越多，而引脚间距越来越小(如BGA器件)。此外，新型器件所应用的标准接口(如DDR3、DDR4、PCIExpressGen3以及USB3.0等)，需要采用新的方法进行电路设计。为了解决这些问题，PCB设计人员需要找到更好的解决方案来应对新技术带来的各种挑战。AllegroPCBDesigner是可扩展的、经过反复验证的PCB设计工具，可以适用于对缩短设计周期和可预测设计结果所带来的技术和设计方法的挑战。产品由Base模块和Option附加模块组成，PCBDesignSolution通过一个完全集成的设计流程进行PCBLayout设计。PCBEditor提供了完整的布局布线环境——从基本的PCB平面规划(Floor—planning)、布局和布线到布局复用(PlacementReplication)、高级互连设计规(InterconnectPlanning)——从简单设计到复杂设计。AllegroPCBDesigner具有如下特点。◎提供了可靠的、可扩展且简单易用的PCB编辑和布线解决方案。◎通过约束—驱动PCB设计流程，减少不必要的重复。◎支持对物理规则、间距规则、制造，装配和测试(DFx)、高密度互连(HDI)和电气规则的设置。◎以一般的、通用的约束管理系统为特色，进行从前到后约束的创建、管理和验证。◎为第三方开放了应用环境，提高了生产效率，同时提供了工具集成的方法。◎驱动约束Constraint—DrivenPCBEditorEnvironment直观的、简单易用的约束—驱动编辑环境，适用于从简单到复杂的多层电路板的设计，其多样的特性在很大程度满足了生产和设计的要求。◎强大的PCB平面规划(Floor—planning)和布局工具，包括布局复用(PlacementReplication)设计。◎强大的基于形状的推挤布线、交互式贴线布线，高效的互连环境提供实时的线长和时序的显示。◎动态覆铜在布局布线过程中提供了实时铜皮填充和挖空功能。◎PCBEditor能生成一套完整的底片、裸板制造和测试输出报告，包括RS274x格式的Gerber文件、钻孔图以及多种格式的裸板测试报告。下面，将详细介绍下AllegroPCBDesigner的主要功能。(1)约束管理器(ConstraintManagement)。约束管理器实时显示了物理/间距规则、高速规则及其状态(依据当前设计状态)，且可适用于设计过程中的所有阶段。每个工作表都提供了一个电子数据表界面，用户可以以层级的方式进行定义、管理和验证不同的规则。约束管理器系统完全集成到PCBEditor产品中，约束就可以随着设计的进行而被实时确认。确认的结果用图形方式来表示是否满足约束规则：绿色代表满足约束规则，红色代表不满足。设计者可以通过电子数据表及时查看设计进度，以及设计变化产生的影响。(2)设计预分析及布局。PCB设计的约束规则—驱动方法提供了强大的、灵活的布局功能，包括交互式布局和自动布局。布局时可以将器件或子图摆放到特定的“room”中，还可以按照元件标号(referencedesignator)、元件类型/封装类型、网络名称、物料编号(partnumber)或原理图页码来摆放元件。当今的板子均由数以千计的器件构成，因此高效、准确的管理就变得非常关键。实时的装配分析和反馈有利于进行更好的管理：按照公司或EMS准则来摆放器件，有助于提高生产效率。DFA在交互式摆放过程中提供了实时的封装间距检查。设计者依据封装的边到边(sidetoside)、边到元件底部(sidetoend)来摆放器件，达到最理想的布线、生产和信号时序状态。(3)设计复用技术。通过DesignReuse和布局复用(PlacementReplication)，设计者可以对多个类似电路进行布局和布线。用户将其中一个已经布局或布好线的电路作为模板，此模板可以应用到其他类似电路中。在操作过程中，用户可以对电路进行翻转或镜像操作。当电路从顶层翻转到底层，所有相关元素(包括盲/埋孔)都会自动匹配层面。(4)3D显示和编辑环境。所有产品的PCB编辑器中都内置有3D浏览器。3D环境支持多种过滤选项、视图浏览和图像抓拍等，例如可以进行立体显示、透明度和相框的设置，还可以通过鼠标进行缩放和旋转操作，如图5所示。3D视图也支持复杂过孔结构和孤铜的显示。通过相关指令可以打开多窗口显示，3D图像可以保存为JPEG格式。图5(5)交互式布线。PCBEditor提供了强大的交互式布线功能，最大程度地提高了布线效率。用户通过选择优先推挤式“shove—preferred”、优先贴线式“hug—preferred”和贴线式“hugonly”来实现实时的、基于形状和任何角度的推挤走线的功能。在布线过程中，用户可以进行实时的走线延迟和动态线长显示。交互式布线同时允许多网络的群组布线，可以对具有高速线长或延迟约束的网络进行延迟调节(delaytune)操作。(6)群组式布线。Multi—LineRouting允许用户将多条线以组的方式进行快速布线。与“hug—contour”选项一起，帮助用户在刚性—柔性板(rigid—flex)的弯曲部分进行快速布线，几分钟就可完成布线，而传统布线可能得花几小时，如图6所示。“Hug—contour”使走线与板的弯曲部分弧度保持一致。图6(7)HighSpeedDesign。一些标准的高级接口(如DDR3、DDR4、PCIExpress和USB3.0)的应用越来越广泛，一系列相关的电气规则约束就要添加到PCB设计中。AllegroPCBDesigner通过“High—speed”选项，可以快速、简单地添加一些高级接口的约束。其提供了大量的电气规则来确保PCB设计满足这些高级接口的规范。此外，还允许用户进行规则的扩展。(8)Analog/RFDesign。AllegroPCBDesigner通过“Analog/RFDesign”选项为用户提供混合信号设计环境，如图7所示。从原理图到布局、反标，可以将RF设计效率提高50%。允许工程师在AllegroPCB设计环境中创建、集成并更新模拟/射频/微波电路与模拟/数字电路。其丰富的布线功能和强大的射频仿真工具接口，允许工程师在AllegroDesignAuthoring、AllegroPCBDesigner和AgilentADS中进行设计。图7(9)PCBManufacturing。可以生成一套完整的底片、裸板制造和测试输出报告，包括RS274x格式的Gerber文件、钻孔图和多种格式的裸板测试报告。更重要的是，cadence通过其ValorODB++接口(ODB++是一种比gerber数据更全的制造格式)，支持Gerberless制造。OBD++数据格式可以为高质量的gerberless制造产生准确、可靠的数据。4.Cadence/AllegroPCBSI板级通用信号完整性仿真平台CadenceAllegroPCBSI提供了传统通用的集成高速设计与分析环境，以简化在数字印刷电路板(PCB)系统上的高速互联创建。各种丰富的高级功能使得电子工程师能够非常容易地探索、优化和解决电力性能相关的问题，而无论是在设计周期的哪个阶段。通过约束驱动的设计流程，提高了一次性成功的可能性，降低了最终产品的总成本。AllegroPCBSI主要特点如下：缩短建立最优约束所需的时间，以实现约束驱动的PCB设计流程;通过参数扫描分析提高产品性能;通过高级仿真技术，消除了Multi-Gigabit高速串行传输设计用物理原型进行多次验证的过程;使用S参数和单个或耦合过孔模型，实现快速的MGH信号分析，从而缩短设计周期;提高产品质量、成本和性能;通过与其他Allegro设计平台完美融合的虚拟原型环境来节约设计时间;通过使用Cadence设计锦囊(Design-inIP)协助分析并减少设计时间。下面，将详细介绍AllegroPCBSI的主要功能。(1)综合高速设计与分析。AllegroPCBSI可以对AllegroPCBEditor数据库进行读写操作，避免可能出现的转换问题，并且容许约束和模型被嵌入到电路板设计文件中。综合的设计和分析系统很注重从前端到后端的多线拓扑建构。例如，差分对和拓展线路(带有串联终端的线路)会被作为一个电网络进行识别、提取和仿真。(2)源同步，公共时钟信号设计。1)SigXplorer模块。AllegroPCBSI技术含有SigXplorer模块，能够在原理图出来之前进行预布线拓扑设计和分析。这种分析类型在设计周期的最初阶段非常普遍，此时设计师会评估使用新设备技术或提高总线传输速率造成的影响。SigXplorer能够被用于建造和确认详细的电气拓扑模型，并在详细的设计过程开始之前证明新设计的可靠性。SigXplorer是一种图形化拓扑设计环境，让设计工程师可以建立激励信号的原型，了解其灵敏性，并使用假设法建立最优约束。通过在设计周期的最早阶段执行这种分析类型，设计师可以评估使用新设备技术或提高边缘变化率造成的影响。2)参数扫描分析。AllegroPCBSI通过参数扫描分析，为需要建立最优约束的用户提供了最好的环境。通过使用参数扫描分析、用户定义激励和客户化的测量标准，帮助用户在设计过程的初期解决问题。3)基于SPICE的仿真器。AllegroPCBSI搭配了基于SPICE的仿真器，包含了一种强大的宏模型功能，将传统的基于SPICE的结构建模与行为建模的速度优势结合。内嵌的场分析工具可以对趋肤效应、邻近/拥挤效应、回路阻抗和频域介电常数建模。强大的建模语言对I/O缓冲器的建模提供了扩展IBIS模型的应用功能，并且支持有损耦合的频变传输线模型，可以精确预测PCB网络的分布式行为。4)使用封装数据库进行芯片间互联分析。AllegroPCBSI支持多板配置的系统分析与约束，并且提供了一种简单的设置过程(从母板或子卡连接到芯片间)的连接配置。另外，其还支持拓扑验证、布图规划和布线后验证分析。5)S参数分析。作为所有AllegroPCBSI产品的一个选择，精密集成的S参数分析工具让工程师可以从PCB信号拓扑生成S参数(“叠层显示到S参数显示”)，并在SigWave中轻松而简单描述其特性。用户可以更改拓扑或叠层设置，进行快速的耗损预算权衡迭代分析。同时，其还能够让设计师将多个S参数连接为1个，支持S参数的时域仿真，并将S参数添加作为拓扑中的的一个目标，然后为整个拓扑生成S参数。此外，工程师还可以添加基于测量的Touchstone格式的S参数模型。S参数与其他互联拓扑模型互联结构也可以被添加、测量或导入。6)过孔的解析解模型。用户可以迅速地创建精确的过孔模型(宽带、窄带和S参数)，为单通孔、差分过孔和地/电源耦合过孔进行MGH频率下的过孔效应仿真。过孔解析解模型可以被生成并用来进行过孔的stub分析，这样可以解决关键信号网络应该如何布线以及是否采用反钻技术。AllegroPCBDesignXL使用户能够在PCB生产阶段指定哪个过孔应该被反钻。(3)源同步总线信号的分析。AllegroPCBSIXL和GXL版本提供了迅速而简易的方式进行所有与源同步总线相关信号的布局后仿真分析。它可以缩短带有或不带有芯片内建终端电阻(ODT)的源同步总线功能相关的各种配置(读写、运行和空闲)的仿真时间。总线信号和时钟可以被关联起来，并将这种关联关系保存到设计数据库中。用户可以选择仅仅进行反射分析，或者包含串扰的全面分析。AllegroPCBSI可以通过源同步总线中不同信号的用户定义的deratingtable，为用户提供计算建立和保持时间容限的方法。1)宏模型。宏模型让工程师能够更快更精确地对MGH驱动器和接收器进行建模和仿真，比起晶体管级仿真，其仿真速度可以提高20~400倍。2)通过S参数进行损耗分析。工程师可以添加基于测量的Touchstone格式的S参数模型。结合经测量的S参数拓扑元件与提取的拓扑电路元件，用户只要按一下鼠标就可以迅速分析通道损耗。这种集成的S参数分析环境让用户可以通过改变拓扑结构迅速进行多次迭代分析。(4)约束驱动的PCB设计过程。AllegroPCBSI技术与AllegroPCBEditor设计平台的约束管理器系统完美搭配。源自仿真的约束可以在SigXplorer中形成电气约束(ECSet)。这些ECSets然后可以通过约束管理器应用到其他线路中。AllegroPCBSI、AllegroDesignEntryHDL和AllegroPCBDesign中都有约束管理器，可以让设计师使用通过仿真和参数扫描分析建立的约束，并实现一个约束驱动的物理布局布线过程。1)串扰预分析表格。产生自AllegroPCBSI的串扰预分析表格能够在PCB设计中实现更短的设计周期和更高的布线密度，还可能通过减少所需层数降低最终产品的成本。它让用户可以创建预估的串扰表格，使互动和自动布线避免板上的串扰问题。串扰预分析表格根据每个不同的驱动器、线间距、层间组合和仿真模式(快速、典型或慢速)等生成。通过串扰预分析表格和约束驱动的PCB布局布线方法，用户可以通过避免串扰问题缩短其设计周期。