第四章计算机组成原理-2012

第四

章主存储器4.1主存处于全机中心地位计算机初期都以CPU为中心的系统结构，即主存、输入输出设备都是通过CPU来交换信息的。在现代计算机中，已向以MEM为中心的系统结构发展。计算机正在执行的程序和数据均存放在MEM中，CPU直接从MEM中取指令和存取数据。由于输入输出设备增多，数据传送速度加快，采取了DMA——直接存贮器存储技术，和输入输出通道技术。共享存贮器的多处理机的出现，利用MEM共享数据，并实现处理机之间的通信。主存处于全机中心地位的原因如下：4.2主存储器分类随机存储器(简称RAM)只读存储器(简称ROM)可编程序的只读存储器(简称PROM)可擦除可编程序只读存储器(简称EPROM)可用电擦除的可编程只读存储器(简称E2PROM)

4.3主存储器的主要技术指标

主存容量指令中地址码的位数决定了主存储器的可直接寻址的最大空间。速度存储器存取时间存储周期4.4主存储器的基本操作——主存储器与CPU的联系读过程写过程4.5读/写存贮器（RAM）分类（二类三种）双极型：速度高，集成度低，价格高，适用于小容量快速存贮器。即Cache。MOS：静态（SRAM）－由双稳态触发器组成，不断电，存的信息不变。动态（DRAM）－用电容存贮信息有电荷＝1无电荷＝0需不断充电（刷新）才能保持信息。静态存贮器（SRAM）CSWEDinDout操作方式1xx1未选中0001写00011写101xD读out如x地址码为A～A，y地址码为A～A，

存贮器矩阵为32×32，则可构成1K×1位静态存贮器框图。见书上图4.404594.5读/写存储器(RAM)

1、静态存储器（SRAM）（1）存储单元和存储器MOS静态存储器的存储单元4.5读/写存储器(RAM)

图4.3MOS静态存储器结构图1K静态存储器框图

2.动态存储器(DRAM)

4.8单管存储单元线路图2.动态存储器(DRAM)

图4.916K×1动态存储器框图DRAM与SRAM的比较DRAM的优点：容量大，引脚少，封装尺寸小，价格低，功率小。DRAM的缺点：速度低，需再生（需增加再生电路），用到一部分功率。4.6非易失性半导体存贮器是指信息固化在存贮器中，即使停电也不会丢失，但只能读出，不能写入，即ROM。ROM的分类ROM－只读存贮器PROM－可编程只读存贮器（一次写入）EPROM－可擦可编程只读存贮器EPROM－可电擦可编程只读存贮器块擦除读写存贮器（FlashMemory）2几种存贮器的主要应用SRAMDRAMROMPROMEPROME2PROMFlashMemoryCache计算机主存固定程序，微程序控制存贮器用户自编程序，用于工业控制或电器中用户自编并可修改程序或产品试制阶段试编程序IC卡上存贮信息固态盘，IC卡ＤＤＲFlashmomory4.7当前流行DRAM的简介4.7DRAM的研制和发展增强性DRAM（EDRAM）改进CMOS制造工艺，使晶体管开关加速，使EDRAM存取时间和周期时间减少一半，而且在EDRAM芯片中还集成了小容量SRAMCache例4Mb（1M×4bit）EDRAM芯片中含有4MbDRAM2Kb（512×4bit）SRAMCacheCacheDRAM（CDRAM）高速缓存动态RAM在存贮器直接连接处理器的系统中1）CacheDRAM可取代二级CacheCPU一级Cache二级CacheCDRAM代替

MEM2）CDRAM还可用作缓冲器支持数据块的串行传送。如用于显示器屏幕刷新。用CDRAM将DRAM数据预取到SRAM，再由SRAM传送到显示器。DRAMSRAM显示器EDODRAM扩充数据输出DRAM可完成当前内存周期（20～30ns）前，即可开始下一个内存周期操作。因此能提高数据带宽或传输率。同步DRAM（SDRAM）读写周期10～15ns典型DRAM是异步（串行）工作CPU送地址、控制信号

MEM进行内部操作（选择行、列，读出信号放大，数据送输出缓冲器）SDRAM内部逻辑见下图RambusDRAM（RDRAM）RDRAM与CPU之间传送数据是通过专用的RDRAM总线进行的，不用通常的RAS，CAS，WE，CE信号。该芯片采取异步成组数据传输协议。IRAM（集成随机存贮器）将整个DRAM系统集成到一个芯片内，包括存贮单元阵列、刷新逻辑、裁决逻辑、地址分时、控制逻辑及时序等，片内还附加测试电路。ASICRAM（专门集成电路）根据用户需要而设计的专用存贮器芯片。4.8半导体存贮器的组成与控制半导体存贮器有多字一位芯片、多字多位芯片。厂家生产的存贮器芯片的容量是有限的，与实际要求有很大差距，所以要考虑字向、位向的扩充。存储器容量扩展(1)位扩展4.8半导体存储器的组成与控制

图4.18位扩展连接方式存储器容量扩展(２)字扩展4.8半导体存储器的组成与控制存储器容量扩展(3)字位扩展存储器向字向和位向同时扩充。一个存储器的容量为M×N位，使用L×K位存储器芯片这个存储器共需要M/L×N/K个存储器芯片。4.8半导体存储器的组成与控制示例返回静态存储器芯片与CPU的连接2.存储控制两种刷新方式(1)集中刷新4.8半导体存储器的组成与控制2.存储控制两种刷新方式(1)分布式刷新4.8半导体存储器的组成与控制存贮控制存贮器中需增设附加电路1、地址多路转换电路2、地址选通3、刷新控制：通过定时刷新，保证DRAM的信息不致丢失4、读/写控制逻辑为减少地址线引出端数目(减少1/2),地址码分两次送MEM动态MOS存贮器采用“读出方式进行刷新”，即读出过程中恢复存贮单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。再生过程:只改变行选择或地址。每次再生一行，依次对MEM的每一行进行读出，就可完成对整个RAM的刷新。刷新周期:又称再生周期，二次刷新的时间间隔。一般为2ms，4ms，8ms一次。4.9.1编址方式在M个模块上交叉编址(M=2m)每个模块的容量为L其中，j=0,1,2,…,L-1；i=0,1,2,…,M-1第i个模块Mi的地址编号应按下式给出：

Mj+i

4.9多体交叉存储器表4.2地址的模四交叉编址

4.9

多体交叉存储器模体地址编址序列对应二进制地址最低二位M00,4,8,12,…,4j+0,…00M11,5,9,13,…,4j+1,…01M22,6,10,14,…,4j+2,…10M33,7,11,15,