逻辑门与译码器

逻辑门内容提要：（1）数字电路的基本逻辑单元——门电路，及其对应的逻辑运算与图形描述符号

。（2）三态逻辑门和集电极开路输出门

。（3）TTL集成门的电路简介、逻辑功能、外特性和性能参数

。（4）CMOS集成门的逻辑功能、外特性和性能参数。

1主要内容：与、或、非三种基本逻辑运算与、或、非三种基本逻辑门的逻辑功能逻辑门真值表的列法画各种逻辑门电路的输出波形基本逻辑门重点：基本逻辑运算基本逻辑门的逻辑功能2在逻辑代数中，最基本的逻辑运算有与、或、非三种

。最基本的逻辑关系有三种：与逻辑关系、或逻辑关系、非逻辑关系。实现基本逻辑运算和常用复合逻辑运算的单元电路称为逻辑门电路。

3与门实现“与”运算的电路称为与逻辑门，简称与门

。逻辑与运算可用开关电路中两个开关相串联的例子来说明。4“与”运算的逻辑表达式为：F=AB“与”运算真值表:“与”逻辑的运算规律为：5

与门的逻辑符号:国内符号国际符号例2-2:

向2输入与门输入图示的波形，求其输出波形F。

解：

6或门实现“或”运算的电路称为或逻辑门，简称或门

。逻辑或运算可用开关电路中两个开关相并联的例子来说明7“或”运算的逻辑表达式为：F=A+B“或”运算真值表:“或”逻辑的运算规律为：8或门的逻辑符号:例2-4:

向2输入或门输入图示的波形，求其输出波形F。

解：

9非门实现“非”运算的电路称为非逻辑门，简称非门

。逻辑“非”运算可用图（a）中的开关电路来说明。在图（b）中，若令A表示开关处于常开位置，则A非表示开关处于常闭位置。10“非”运算的逻辑表达式为：“非”运算真值表:“非”逻辑的运算规律为：11非门的逻辑符号:例2-5:

向非门输入图示的波形，求其输出波形F。

解：

12集成非门简介一、TTL反相器TTL反相器的工作原理A为高电平：T1倒置运用，VB1＝2.1V，T2、T5饱和，VC2＝0.9V，T4截止，L为低电平。即A＝1，L＝0。b)A为低电平：T1深饱和运用，VB1＝0.9V，T2、T5截止，T4导通（放大状态），L为高电平。即A＝0，L＝1。13CMOS非门电路由NMOS和PMOS两种场效应管组成的逻辑电路称为互补MOS，即CMOS电路。CMOS反相器电路（P285，图11-21）注意：图中FET均为增强型

CMOS反相器的开关模型

1414复合逻辑门与非、或非、异或、同或的复合逻辑运算与非门、或非门的逻辑功能异或门、同或门的逻辑功能各种复合逻辑门的真值表描述及输出波形主要内容：15基本逻辑运算的复合叫做复合逻辑运算。而实现复合逻辑运算的电路叫复合逻辑门。最常用的复合逻辑门有与非门、或非门、与或非门和异或门等。16与非门“与”运算后再进行“非”运算的复合运算称为“与非”运算，实现“与非”运算的逻辑电路称为与非门。与非门的逻辑关系表达式为：与非门的逻辑符号：“与非”门真值表：17或非门“或”运算后再进行“非”运算的复合运算称为“或非”运算，实现“或非”运算的逻辑电路称为或非门。或非门的逻辑关系表达式为：或非门的逻辑符号：“或非”门真值表：18异或门实现“异或”逻辑运算的逻辑电路称为异或门。异或门的逻辑关系表达式为：异或门的逻辑符号：“异或”门真值表：19同或门“异或”运算之后再进行“非”运算，则称为“同或”运算。实现“同或”逻辑运算的逻辑电路称为同或门。同或门的逻辑关系表达式为：同或门的逻辑符号：“同或”门真值表：2021集成复合门电路一、TTL与非门电路多发射极管T1的二极管等效电路TTL与非门集成电路主要有：74LS00，74LS10，74LS20和74LS30等。典型的TTL与非门电路图21

TTL与非门电路的低电平输出工作状态2222TTL与非门电路的高电平输出工作状态2323TTL门电路的灌电流工作状态

TTL与非门灌电流负载能力受限于低电平扇出系数

2424TTL门电路的拉电流工作状态

拉电流负载能力受限于高电平扇出系数

2525TTL或非门电路

TTL或非门集成电路有74LS02、74LS27等。2626TTL与或非门电路TTL与或非门集成电路有74LS54、74LS55等。2727肖特基TTL与非门电路肖特基箝位晶体管，简称肖特基晶体管。肖特基TTL门电路2828CMOS门电路

场效应管的开关模型：场效应管像一个开关，它有无穷大的“断开”电阻和有限的“导通”电阻Ron

NMOS管符号PMOS管符号2929CMOS与非门电路

CMOS电路特点：互补CMOS结构的上拉和下拉网络互为对偶网络，这意味着在上拉网络中并联的PMOS管相应于在下拉网络中NMOS管的串联。3030CMOS或非门电路CMOS或非门电路：3131CMOS门电路的构成规则一个CMOS门是由上拉网络和下拉网络的组合而成的。当逻辑门的输出为逻辑1时，它将提供一条在输出和VDD之间的通路。当逻辑门的输出为逻辑0时，在输出和地之间提供一条通路。上拉网络和下拉网络是以相互排斥的方式构成的下拉网络由NMOS管构成，而上拉网络由PMOS管构成。3232由上拉网络和下拉网络组成的互补逻辑门：一个互补CMOS结构的上拉和下拉网络互为对偶网络，这意味着在上拉网络中并联的PMOS管相应于在下拉网络中NMOS管的串联，反之亦然。33333434例11-3：利用互补CMOS逻辑合成一个CMOS复合门电路，其功能为：

解：

下拉网络识别子电路3535设计完整的门电路如下：3636其它逻辑门主要内容三态逻辑门的逻辑功能含有三态逻辑门电路的分析集电极开路输出逻辑门的逻辑功能集电极开路输出逻辑门的应用重点三态逻辑门、集电极开路的逻辑功能和应用37三态逻辑门三态输出门（简称TS门）有三种逻辑状态，即0、1、Z。第三种状态为高阻状态(Z)，或禁止状态。三态逻辑门符号：高电平有效的三态门真值表：控制端EN高电平有效

控制端EN低电平有效

38三态门的应用：三态门用于总线传输：用三态门实现数据双向传输：总线传输双向传输39集电极开路逻辑门集电极开路门，简称OC门。其特点是门电路内部输出三极管的集电极开路。在使用时，必须外接“上拉电阻RP”。OC与非门的逻辑符号：两个OC门输出端可以直接相连，实现“线与”功能。40OC门用来实现电平转换：OC门用做驱动器：41集电极开路门与三态门电路一、集电极开路的TTL与非门电路42常用型号：74LS01、74LS03、74LS12等。42OC门输出并联接法：实现了“线与”功能。4343OC门外接上拉电阻RP的计算方法：4444三态输出门电路

三态输出门是在普通门电路的基础上增加控制电路所形成的。控制端EN高电平有效

控制端EN低电平有效

4545集成电路逻辑门的参数及应用TTL和CMOS集成逻辑门概述各种TTL系列门电路的特性比较集成电路逻辑门的性能指标TTL与CMOS两种集成电路在混合应用时的接口主要内容：46概述

把若干个有源器件和无源器件及其连线，按照一定的功能要求，制作在一块半导体基片上，这样的产品叫集成电路。最简单的数字集成电路是集成逻辑门。集成电路的优点：如体积小、耗电省、重量轻、可靠性高数字集成电路的规模一般是根据门的数目来划分的：有SSI，MSI，LSI，VLSI等。集成电路逻辑门按照组成的有源器件可分为两大类：TTL门，MOS门，后者主要是CMOS门。47TTL集成电路逻辑门TTL门电路由双极型三极管构成，其特点是速度快、抗静电能力强，但其功耗较大，不适宜做成大规模集成电路。TTL门电路有74（民用）和54（军用）两大系列，每个系列中又有若干子系列。图2-377400引脚配置及DIP封装外形图引脚及封装P38封装形式：双列直插和表面贴装4854系列与74系列的比较：TTL系列速度及功耗的比较:

49CMOS集成电路逻辑门CMOS集成门电路由场效应管构成，它的特点是集成度高、功耗低，但速度较慢、抗静电能力差。同TTL门电路一样，CMOS门电路也有74和54两大系列。74系列5VCMOS门电路的基本子系列如下：74HC和74HCT：高速CMOS（High-speedCMOS），T表示和TTL直接兼容。74AC和74ACT：先进CMOS（AdvancedCMOS），它们提供了比TTL系列更高的速度和更低的功耗。74AHC和AHCT：先进高速CMOS（AdvancedHigh-speedCMOS）。74系列3.3VCMOS门电路的基本子系列如下：74LVC：低压CMOS（Lower-voltageCMOS）。74ALVC：先进低压CMOS（AdvancedLower-voltageCMOS）。50集成电路门的性能参数数字集成电路的性能参数主要包括：直流电源电压输入/输出逻辑电平输入/输出电流扇出系数传输延时功耗51标准TTL门的输入/输出逻辑电平:Unallowed52传输延迟时间tpd

tPHL和tPLH的定义:53扇入和扇出系数“拉电流”工作状态:（相对驱动门来说的)“灌电流”工作状态:扇入系数：指一个门电路所能允许的输入端个数。扇出系数：一个门电路所能驱动的同类门电路输入端的最大数目。扇出系数的计算公式为：54TTL与CMOS集成电路的接口*TTL门与CMOS门的连接条件表2-13TTL门与CMOS门的连接条件驱动门负载门VOH(min)＞VIH(min)VOL(max)＜VIL(max)IOH＞IIHIOL＞IIL

55TTL与CMOS集成电路的接口*（续）TTL门与CMOS门连接的原则1、凡是满足表2-13的连接条件的，TTL门和CMOS门可以直接连接。图2-41TTL驱动门与CMOS负载门的连接

2、凡是和TTL门兼容的CMOS门（如74HCT××和74ACT××系列CMOS门）可以和TTL的输出端直接连接，不必外加元器件。3、TTL门和CMOS门不能直接连接的，必须外接接口电路。例：输出加上拉电阻，提高VO1H56接口电路（续）1）直接驱动2)加上拉电阻3）加集电极开路门4）加专用接口芯片CD4010B是具有两种电源的CMOS缓冲器57负载驱动电路抗干扰措施1、直接驱动2、驱动门并联*注意均流3、加功率放大电路1、多余端的处理2、电源去耦滤波电路3、正确接地58译码器主要内容译码器的概念由门电路构成的三位二进制译码器三位二进制集成译码器74LS138二-十进制集成译码器74LS42用集成译码器构成组合逻辑电路共阴极和共阳极数码显示管显示译码器74LS47、74LS48和CD451159把具有特定含义的二进制代码“翻译”成数字或字符的过程称为译码，实现译码操作的电路称为译码器。译码器是一个多输入，多输出的组合逻辑电路，根据功能可分为：二进制译码器、BCD码译码器和显示译码器。

译码器功能框图如下图所示：

译码器的概念60二进制译码器二进制译码器通常有n个输入端，2n个输出端，并且每一个输出端对应一个n个输入端组成的最小项。

常见的MSI集成译码器有2线-4线、3线-8线和4线-16线译码器。61由真值表（P88）可得输出逻辑函数表达式：三位二进制译码器的逻辑电路图如图所示。

62常用的集成三位二进制(3线-