脉冲与数字电路第4章

脉冲与数字电路第四章组合逻辑电路特点：即时输入，即时输出。分析设计组合逻辑电路的分析1、分析的任务：2、分析方法：逻辑电路函数式

化简

列真值表逻辑功能逻辑电路逻辑功能分析实例：例1：例2：例3：例4：组合逻辑电路的设计设计任务：

实际问题

电路实现

逻辑关系设计过程：逻辑问题

真值表

函数式

选定器件

函数化简

函数变换

电路图

电路图

逻辑抽象

设计思想

SSIMSI设计实例：例1：设计一个三变量表决器。例2：设计一个激光设计游戏，允许射手打三枪，但必须一枪打飞机，一枪打坦克，一枪打汽车。获奖条件：命中不少于两枪，且其中必须有一枪命中飞机。要求：用与非门实现电路设计。例3：设计一个监视交通信号灯工作状态的逻辑电路，若交通灯工作非正常工作，实现故障报警。

正常状态故障状态RYGMSMLCBA例4：水箱水位检测与控制逻辑电路设计电路要求：A、B、C为水位检测元件，水面低于检测元件，给出高电平；水面高于检测元件，给出低电平。要求水位超过C时水泵停止工作；水位低于C而高于B时，MS工作；水位低于B而高于A时，ML工作；水位低于A时，MS、ML同时工作。常用的组合逻辑电路（一）、编码器1、为何编码

N个独立事件共存于同一系统中，为便于区分这些事件应该采用编码的方式。

编码的方式不是唯一的，但编码必须按照逻辑电路的约束以0、1代码的形式体现。故原始代码至关重要。3、如何编码

2、何为编码

用二进制代码表示具有某种特定含义的信号。3、普通编码器输入输出I0I1I2I3

Y1Y0

1000000

10001

001010

0001

11用卡诺图化简

I0I1000100100111X1X10XXXXXXX0XXX1110I2I3Y1I0I1000100100111X1X01XXXXXXX0XXX1110I2I3Y0I1I2I3Y1Y08线-3线编码器4、优先编码器在优先编码器电路中，允许同时输入两个以上的编码信号。但电路只对优先权最高的一个进行编码。74HC148选通输出端扩展端片选输入端总结：1、正常工作时，S′=0，

YS′=1，YEX′=0；2、S′=1时，输出全部锁定为1，芯片未选通。3、S′=0但无输入时，

YS′=0，YEX′=1，

Y2′~Y0′=1。编码输入编码输出YEX′YS′Y2′Y1′Y0′I0′I1′I2′I3′I4′I5′I6′I7′S′输出输入例：试用两片74HC148接成16线—4线优先编码器，将

A0′~A15′编码为0000~1111，

A15′具最高优先权。YEX′YS′Y2′Y1′Y0′I0′I1′I2′I3′I4′I5′I6′I7′S′输出输入HL74HC1471、I1′~I9′对应十进制数1~9，输入低电平有效；2、Y3′~Y0′反码输出。3、I9′具有最高优先级（二）、译码器1、为何译码译码是编码的反操作，电路中只要有编码必然要有相应的译码。否则，编码将失去意义。

2、如何译码按照编码的系统规则或协议进行反向编译。

3、二进制译码器它的输入是一组二进制代码，输出是一组与输入代码一一对应的高低电平信号。

二极管组成的3线-8线译码器与非门组成的3线-8线译码器选通控制端选通状态：S1S2’S3’=100原码输入，反码输出Input

OutputS1S2′+S3′

CBAY0′Y1′Y2′Y3′Y4′Y5′Y6′Y7′0XX1XXXXXX11111111111111111010101010101010000001010011100101110111011111111011111111011111111011111111011111111011111111011111111074HC138例：试用两片74HC138接成4线—16线译码器。Input

OutputS1S2′+S3′

CBAY0′Y1′Y2′Y3′Y4′Y5′Y6′Y7′0XX1XXXXXX111111111111111110101010101010100000010100111001011101110111111110111111110111111110111111110111111110111111110111111110LH4、二—十译码器74HC42二—十译码器的逻辑功能是将输入的BCD码的10个代码译成10个高、低电平输出信号。

功能：1、输入0000~1001有效，输出Y0′~Y9′低电平有效。2、输入1010~1111为伪码，

Y0′~Y9′无低电平输出，拒绝翻译。5、显示译码器二--十进制编码器显示译码器显示器件LCDVFDLED七段字符显示器LT′：试灯输入端BI′/RBO′：灭灯输入/动态灭零输出端RBI′：动态灭零输入端显示译码器七段显示器用译码器设计组合逻辑电路方法：1、将函数化为最小项之和表达式。

2、当译码器的输出端高电平有效时，选用或门；当译码器输出端低电平有效时选用与非门。

3、函数变量接到译码器代码的输入端；将译码器输出与逻辑函数所具有的最小项对应连接到所选门。例：利用3线—8线译码器74HC138设计一个多输出的组合逻辑电路。例：设计一个监视交通信号灯工作状态的逻辑电路，若交通灯工作非正常工作，实现故障报警。要求：用译码器实现。

正常状态故障状态RYGRYGZ（三）、数据选择器1、数据选择器的工作原理D0D1D2D3A1A0Y选通控制端地址变量选通控制端双四选一数据选择器例：利用双4选1数据选择器组成一个8选1的数据选择器。2、用数据选择器设计组合逻辑电路（1）m=n例：用8选1数据选择器实现如下逻辑功能A2A1A0SD0D1D2D3YD4D5D6D7A2A1A0SD0D1D2D3YD4D5D6D701101001ABCY（2）m>n：分离变量例：用4选1数据选择器实现如下逻辑功能A1A0SD0D1YD2D3A1A0SD0D1YD2D3ABCY（3）m<n：多余选通端固定值例：用8选1数据选择器实现如下逻辑功能A2A1A0SD0D1D2D3YD4D5D6D7AB00110XXXX1XXXX0110Y例：设计一个监视交通信号灯工作状态的逻辑电路，若交通灯工作非正常工作，实现故障报警。要求：用4选一数据选择器实现。

正常状态故障状态RYGA1A0SD0D1YD2D3RYZG1（四）、加法器

1、1位加法器（1）半加器：不考虑来自低位的进位，将两个1位二进制数相加，称之半加。实现半加的电路叫半加器。

ABSCO0001101100101001ABSCOCIABSCO

0000010100111001011101110010100110010111

（2）全加器：带进位的加法即为全加。所用的电路为全加器。ABCISCO2、多位加法器（1）串行进位加法器B0B1B2B3A0A1A2A3CICICICICOCOCOCOS3S2S1S0CO（2）超前进位加法器

根据一种算法，提前知道是否有进位，以提高运算速度。

3、用加法器设计组合逻辑电路例：设计一个代码转换电路，将BCD码的8421码转成余3码。

输入输出DCBAY3Y2Y1Y00000000100100011010001010110011100110100010101100111100010011010例：设计两个四位二进制数的加、减法电路。A3A2A1A0MB3B2B1B0S3S2S1S0CO（五）、数据比较器1、数据比较器的工作原理ABY(A>B)Y