数字逻辑与数字系统4

数字逻辑与数字系统湖南科技大学计算机科学与工程学院主讲：余庆春Email：fishhead_516@126.com本章内容第四章组合逻辑电路（1）组合逻辑电路的特点与表示方法（2）组合逻辑电路的分析方法与设计方法（3）各种数值比较器、译码器、编码器、全加器、数据选择器、数据分配器的逻辑功能与应用(4)组合逻辑电路中的竞争冒险问题数字逻辑与数字系统湖南科技大学计算机科学与工程学院第四章组合逻辑电路4.1组合逻辑电路的特点及逻辑功能表示方法指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。

数字电路根据逻辑功能特点的不同分为组合逻辑电路时序逻辑电路指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。数字逻辑与数字系统湖南科技大学计算机科学与工程学院第四章组合逻辑电路4.1组合逻辑电路的特点及逻辑功能表示方法组合逻辑电路的特点组合逻辑电路的逻辑功能特点：没有存储和记忆作用，输出状态与输入状态呈即时性。组合电路的组成特点：

由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。组合电路可以有一个或多个输入端,也可以有一个或多个输出端数字逻辑与数字系统湖南科技大学计算机科学与工程学院组合逻辑电路的一般框图……表达式形式第四章组合逻辑电路数字逻辑与数字系统湖南科技大学计算机科学与工程学院4.2组合逻辑电路的分析

所谓逻辑电路分析，是指对一个给定的逻辑电路，找出其输出与输入之间的逻辑关系。

分析是研究数字系统的一种基本技能。其目的是了解给定逻辑电路的功能，评价设计方案的优劣，吸取优秀的设计思想、改进和完善不合理方案等。组合逻辑电路的分析步骤：第一步：根据给定逻辑电路图，写出逻辑表达式第二步：简化逻辑函数表达式。第三步：列出逻辑电路的真值表。第四步：逻辑功能分析。

第四章组合逻辑电路数字逻辑与数字系统湖南科技大学计算机科学与工程学院=1=11&≥1CBAP1P2例：分析左图电路的逻辑功能解：由逻辑图可知为三输入双输出电路：（1）写出表达式（2）化简（3）列真值表（4）逻辑功能分析显然，P1是Ａ、Ｂ、Ｃ的异或逻辑函数，具有奇偶校验的功能；当输入A、B、C中有2个或3个为1时，P2为1，否则P2为0。所以这个P2具有3人表决的逻辑功能。1110100110010100111011101001110010100000CBA第四章组合逻辑电路数字逻辑与数字系统湖南科技大学计算机科学与工程学院4.3组合逻辑电路的设计第四章组合逻辑电路与分析过程相反，组合逻辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。组合逻辑电路的设计步骤：第一步：根据实际逻辑问题确定输入、输出变量，并定义逻辑状态的含义；第二步：根据输入、输出的因果关系，列出真值表；第三步：由真值表写出逻辑表达式，根据需要简化和变换逻辑表达式；第四步：画出逻辑图。组合逻辑电路的设计过程数字逻辑与数字系统湖南科技大学计算机科学与工程学院第四章组合逻辑电路第二节组合逻辑电路的分析与设计二、组合逻辑电路的设计组合逻辑电路的设计是根据某一具体逻辑问题的要求，得到实现这一逻辑功能的“最优”电路。所谓“最优”的逻辑设计，往往需要综合考虑其指标。在用小规模集成电路进行逻辑设计时，追求的目标是最少逻辑门数和最少的器件种类等，以达到最稳定、最经济的指标。随着集成电路生产工艺的不断成熟，直接用中、大规模集成电路来实现给定逻辑功能的数字电路已成为目前逻辑电路设计的新思想。其“最优”设计的指标也转为追求合适的集成器件和集成块数的减少。数字逻辑与数字系统湖南科技大学计算机科学与工程学院第四章组合逻辑电路第二节组合逻辑电路的分析与设计二、组合逻辑电路的设计已知逻辑问题写出逻辑函数写出函数的真值表画出逻辑电路

组合逻辑电路的一般设计方法：电路装配调试数字逻辑与数字系统湖南科技大学计算机科学与工程学院第四章组合逻辑电路第二节组合逻辑电路的分析与设计二、组合逻辑电路的设计

在设计过程中要注意考虑几个实际问题：逻辑门输入端数的限制输入变量的形式（原变量、反变量）对电路信号传输时间的要求。单输出函数与多输出函数数字逻辑与数字系统湖南科技大学计算机科学与工程学院第四章组合逻辑电路第二节组合逻辑电路的分析与设计二、组合逻辑电路的设计组合逻辑电路设计举例例1

用最少的与非门设计一个三变量“多数表决电路”。例2

设计一位二进制减法电路。数字逻辑与数字系统湖南科技大学计算机科学与工程学院第四章组合逻辑电路第二节组合逻辑电路的分析与设计二、组合逻辑电路的设计例3设输入只有原变量，在不提供反变量的情况下，用三级与非门实现逻辑函数F=∑（3，4，5，6）。解：化简逻辑函数得：F=AB+AC+ABC数字逻辑与数字系统湖南科技大学计算机科学与工程学院第四章组合逻辑电路第二节组合逻辑电路的分析与设计二、组合逻辑电路的设计例3设输入只有原变量，在不提供反变量的情况下，用三级与非门实现逻辑函数F=∑（3，4，5，6）。解：化简逻辑函数得：F=AB+AC+ABC如进行变换F=A（B+C）+ABC=ABC+ABC=AABC+BCABC合并具有相同原变量因子的乘积项。变换尾因子。寻找公共尾因子。数字逻辑与数字系统湖南科技大学计算机科学与工程学院第四章组合逻辑电路第二节组合逻辑电路的分析与设计二、组合逻辑电路的设计例4

用与非门实现下列多输出函数：

F1=∑（0，1，3）；F2=∑（3，5，7）；

F3=∑（3，4，5，6，7）。数字逻辑与数字系统湖南科技大学计算机科学与工程学院第四章组合逻辑电路第二节组合逻辑电路的分析与设计二、组合逻辑电路的设计例4

用与非门实现下列多输出函数：

F1=∑（0，1，3）；F2=∑（3，5，7）；

F3=∑（3，4，5，6，7）。数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件

在社会实践过程，人们为解决实际逻辑问题而设计的逻辑电路不胜枚举，但其中有些逻辑电路经常、大量地在各种数字系统中。本节我们用所学的组合逻辑电路分析与设计的基本思想和方法来认识一些典型的组合逻辑单元电路；这些单元电路通常被制作成中规模集成（MSI）电路，以便于我们在数字系统中广泛的应用；所谓中规模集成电路是在一块半导体芯片上同时制作10—100个等效门，并在内部把这些门互相连接起来，形成具有一定功能的逻辑电路；数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件

用MSI电路构成数字系统，具有体积小、耗电省、工作可靠、成本低、设计容易等优点；常用的MSI组合逻辑电路（器件）有：

编码和译码电路；代码转换电路；数值比较电路；数据选择与分配电路；基本运算电路；数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件一、编码器与译码器1、编码器把二进制码按一定的规律编排，使每组代码具有一特定的含义称为编码。具有编码功能的逻辑电路称为编码器。例如：键控8421BCD码编码器、8/3线优先编码器等。数字逻辑与数字系统湖南科技大学计算机科学与工程学院键控8421BCD码编码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院键控8421BCD码编码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院键控8421BCD码编码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院键控8421BCD码编码器数字逻辑与数字系统湖南科技大学计算机科学与工程学院8/3线优先编码器（74LS148）I0I1I2I3I4I5I6I7EI数字逻辑与数字系统湖南科技大学计算机科学与工程学院8/3线优先编码器（74LS148）I0I1I2I3I4I5I6I7EI使能输入“1”11111数字逻辑与数字系统湖南科技大学计算机科学与工程学院8/3线优先编码器（74LS148）I0I1I2I3I4I5I6I7EI使能输入“0”11111数字逻辑与数字系统湖南科技大学计算机科学与工程学院8/3线优先编码器（74LS148）I0I1I2I3I4I5I6“1”EI使能输入“0”11111数字逻辑与数字系统湖南科技大学计算机科学与工程学院8/3线优先编码器（74LS148）I0I1I2I3I4I5“1”“1”EI使能输入“0”11111数字逻辑与数字系统湖南科技大学计算机科学与工程学院8/3线优先编码器（74LS148）I0I1I2I3I4“1”“1”“1”EI使能输入“0”11111数字逻辑与数字系统湖南科技大学计算机科学与工程学院8/3线优先编码器（74LS148）I0I1I2I3“1”“1”“1”“1”EI使能输入“0”11111数字逻辑与数字系统湖南科技大学计算机科学与工程学院8/3线优先编码器（74LS148）I0I1I2“1”“1”“1”“1”“1”EI使能输入“0”11111数字逻辑与数字系统湖南科技大学计算机科学与工程学院8/3线优先编码器（74LS148）I0I1“1”“1”“1”“1”“1”“1”EI使能输入“0”11111数字逻辑与数字系统湖南科技大学计算机科学与工程学院8/3线优先编码器（74LS148）I0“1”“1”“1”“1”“1”“1”“1”EI使能输入“0”11111数字逻辑与数字系统湖南科技大学计算机科学与工程学院8/3线优先编码器（74LS148）“1”“1”“1”“1”“1”“1”“1”“1”EI使能输入“0”11110数字逻辑与数字系统湖南科技大学计算机科学与工程学院8/3线优先编码器（74LS148）“1”“1”“1”“1”“1”“1”“1”“0”EI使能输入“0”00001数字逻辑与数字系统湖南科技大学计算机科学与工程学院8/3线优先编码器（74LS148）“1”“1”“1”“1”“1”“1”“0”“0”EI使能输入“0”00001数字逻辑与数字系统湖南科技大学计算机科学与工程学院8/3线优先编码器（74LS148）“1”“1”“1”“1”“1”“1”“0”“1”EI使能输入“0”10001数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件一、编码器与译码器2、译码器将具有特定含义的不同二进制码辨别出来，并转换成控制信号。二进制译码器的一般原理。数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件2、译码器A、二进制译码器E使能输入数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件2、译码器B、二

—十进制译码器将输入BCD码的10个输入译成10个高、低电平输出信号。二—十进制译码器

8421BCD(四个输入)对应的十进制信息（十个输出）数字逻辑与数字系统湖南科技大学计算机科学与工程学院二—十进制译码器（74LS142）逻辑图二—十进制译码器（74LS142）逻辑表达式：数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件2、译码器C、显示译码器

数码的显示方式一般有三种：字形重叠式，分段式和点阵式。其中，七段字符显示器（七段数码管）应用最为广泛。常见的七段字符显示器有半导体数码管和液晶显示器两种。数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件二、数字比较器1、一位数字比较器数字比较器就是对两数A、B进行比较，以判断其大小的逻辑电路。对于一位二进制数而言，比较结果可能有A>B、A<B以及A=B三种情况。数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件二、数字比较器1、一位数字比较器数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件二、数字比较器2、多位数字比较器在比较两个多位数A、B的大小时，其原理是自高而低逐位比较，只有在高位相等时，才需要比较地位，以此类推，只有每位均相等，则两数相等。数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件二、数字比较器2、多位数字比较器

74LS85数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件数字比较器的级联：串行级联、并行级联数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件三、数据选择与分配电路在数字系统中，往往需要将公共数据线上的信号传送到不同单元中去，这通常可由数据分配器来完成；另外，也常常需要把多个通道的信号传送到公共数据线上去，完成这一功能的逻辑电路称为数据选择器。数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件一、数据选择器（Multiplexers/DataSelectors）逻辑原理图数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件一、数据选择器常用的集成数据选择器介绍：1、双四选一数据选择器（74LS153）2、八选一数据选择器（74LS152）数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件二、数据分配器（Demultiplexers/DataDistributors）数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件四、算术运算电路算术运算是数字系统的基本功能，更是计算机中不可缺少的组成单元；两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化做若干步加法运算进行的。数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件1、半加器

如果不考虑有来自低位的进位将两个1位二进制数相加，称为半加。实现半加运算的电路叫做半加器。一、一位加法器（

BinaryAdderCircuits）数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件2、全加器

在将两个对应位二进制数相加时，考虑来自低位的进位，既将3个数相加的运算称为全加，其电路叫做全加器。一、一位加法器（

BinaryAdderCircuits）数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件1、串行进位加法电路二、多位加法器（

BinaryAdderCircuits）数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件两个一位二进制数相加会有进位信号产生的条件是：AB=1，或A+B=1且（CI）=1；在多位数中第i位相加产生的进位输出(CO)i

可表达为：(CO)i=A

iBi+(Ai+Bi)(CI)i

；

设Gi=A

iBi(进位产生函数)，Pi=(Ai+Bi)（进位传送函数）；2、超前进位信号产生电路数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件

(CO)i=Gi+Pi(CI)i

=Gi+Pi[(Gi-1+Pi-1(CI)i-1)]=Gi+PiGi-1+PiPi-1[(Gi-2+Pi-2(CI)i-2)]=………….=Gi+PiGi-1+PiPi-1Gi-2+……+PiPi-1…...P1G0+PiPi-1…...P1C02、超前进位信号产生电路数字逻辑与数字系统湖南科技大学计算机科学与工程学院第三节常用MSI组合逻辑器件4位超前进位加法器74LS283的逻辑图数字逻辑与数字系统湖南科技大学计算机科学与工程学院3.5组合逻辑电路中的竞争与冒险一、竞争、冒险产生的原因在分析和设计组合逻辑电路时，我们把所有的逻辑门都看成为理想的开关期间；实际上，逻辑门工作时都存在传输延迟时间。另外，所有信号也都有上升时间和下降时间，它们经导线传输也需要花费时间。因此，输入同一个门的一组信号，由于来自不同的途径，会通过不同数目的门，经过不同长度的导线，它们到达的时间有先有后，这种现象叫做竞争。数字逻辑与数字系统湖南科技大学计算机科学与工程学院3.5组合逻辑电路中的竞争与冒险一、竞争、冒险产生的原因如果由于在门的输入有竞争，而导致在输出端产生干扰脉冲，就叫做冒险或称现象。输入有竞争现象，输出不一定都产生冒险。我们只能说有竞争现象，输出就有可能出现冒险。数字逻辑与数字系统湖南科技大学计算机科学与工程学院3.5组合逻辑电路中的竞争与冒险一、竞争、冒险产生的原因在组合逻辑电路中，当某个变量发生变化时，由于此信号在电路中经过的路径不同，使到达电路中某个门的多个输入信号产生了时间差，既存在竞争，我们把这样的竞争叫做逻辑竞争。如果由于逻辑竞争在输出端产生干扰脉冲，则叫逻辑冒险。数字逻辑与数字系统湖南科技大学计算机科学与工程学院3.5组合逻辑电路中的竞争与冒险一、竞争、冒险产生的原因在组合逻辑电路中，当几个变量同时发生变化时，由于这几个变量变化的快慢不同，传递到电路中某个门的多个输入必然有时间差，我们把这样的竞争叫做功能竞争。因功能竞争在输出端出现瞬时干扰脉冲，则叫功能冒险。数字逻辑与数字系统湖南科技大学计算机科学与工程学院3.5组合逻辑电路中的竞争与冒险二、竞争——