FPGA乘法器毕业设计开题报告

毕业设计开题报告学生姓名：XXX学号：专业：电子信息科学与技术设计题目：基于FPGA的乘法器的设计班级：指导教师：XXX2010年3月26日毕业设计开题报告本课题的研究意义，国内外研究现状、水平和发展趋势研究意义随着科技，信息化的快速发展。乘法器，它已经是现代计算机中必不可少的一部分。基于fpga的数字乘法器具有一般模拟乘法器所不能比拟的精确、可靠性高、速度快等优点，在通信系统中的应用非常广泛，尤其是在调制解调过程中，因此设计一种符合要求的高性能数字乘法器就显得尤为重要。乘法器是硬核处理器、DSP、滤波器、高性能微控制器等器件中重要的运算部件之一。它能够提供强大的数学运算以进行实时性信号处理。同时，高性能乘法除了直接用于运算单元外还在图像、语音、加密等信号处理领域扮演着非常重要的角色。通常的乘法计算方法是添加和位移的算法。在并行乘法器当中，相加的部分乘积的数量是主要的参数。它决定了乘法器的性能。设计基于FPGA的乘法器的结构将大大大改善整个处理器系统的速度、面积和功耗等性能指标。在通信与信号处理系统中，乘法器是数字运算的重要单元，高性能乘法器是完成稿性能实时数据和处理的关键，随着FPGA技术的发展，FPGA以其高度的灵活性和正在越来越多的替代ASIC和DSP用于信号处理的运算，然而常见的FPGA芯片一般不具有现成的乘法运算单元，因而研究基于FPGA的乘法器的设计具有非常重要的意义。国内外研究现状：乘法器在当今数字信号处理以及其他诸多应用领域中起着十分重要的作用。乘法器作为高性能微处理器，特别是数字信号处理器的关键组成部件，一直是研究的热点。乘法运算一般可以分成三个阶段，第一阶段是部分积阵列的产生，第二阶段是部分积的压缩处理，最后阶段是利用快速进位传递加法器得出乘法运算结果。当今，半导体市场格局已成三足鼎立之势，FPGA,ASIC和ASSP三分天下。市场统计数据表明，FPGA已经逐步侵蚀ASIC和ASSP的传统市场，并处于快速增长阶段。FPGA具有可重复编程、随时修改等独特优点，就与FPGA的乘法器只需在FPGA开发系统上进行编程、修改，对小批量生产企鹅品种多的ASIC电路尤为方便，在产品竞争中可捷足先登，抢先占领市场，这在目前市场竞争越来越激烈，新产品说我不断涌现的市场经济下是极为有利的，也是FPGA得到迅速发展的重要因素。发展趋势：随着科学技术的发展，许多研究人员已经开始试图设计一类拥有更高速率和低功耗，布局规律占用面积小，集成度高的乘法器。这样，就能让它们更加适用于高速率，低功耗的大规模集成电路的应用当中。FPGA不断向高集成度、大容量、高速、低功耗、低价位的方向发展，目前最高水平的FPGA已采用65nm、11层铜布线，规模已达到330000个逻辑单元（可编程逻辑门约660万门）和1200个用户I/O,速度已达到550MHz。FPGA发展另一个值得注意的方向是IP的利用和可编程系统集成。开发工具：课题的开发主要应用FPGA技术ISE、ModelSim、ChipScopePro软件XUPVirtex-IIPro开发系统一套毕业设计开题报告本课题的基本内容，预计可能遇到的困难，提出解决问题的方法和措施基本内容：本文介绍基于FPGA的乘法器的设计。说明了乘法器设计原理方法。从原理上来说它属于组合逻辑电路范畴，但是从工程实际设计上来说，它往往是利用时序逻辑设计的方法来实现，属于时序逻辑设计范畴。所以它的设计方法也有两种:组合逻辑设计方法和时序逻辑设计方法。本次实验中我们就利用时序逻辑设计方法来设计一个16位乘法器。本文中的被乘数和乘数都是无符号的整数，对于有符号数的乘法，可以将符号与数据绝对值分开处理，即绝对值相乘，符号异或。并对乘法器进行软件实现和时序仿真。内容提纲：前言部分：概述FPGA器件的应用状况和发展趋势第一章：FPGA简介1.1FPGA的结构、优点1.2基于FPGA的数字系统设计流程1.3基于FPGA的数字调试系统、调试方法1.4实验平台开发选择、介绍第二章：乘法器2.1乘法器应用场合2.2乘法器算法原理2.3乘法器结构2.4乘法器的各种设计方法分析第三章：基于FPGA的乘法器设计方案3.1时序乘法器算法原理3.2乘法器设计结构3.3乘法器设计流程3.4编写16*16位无符号数时序乘法器的VerilogHDL代码第四章：FPGA时序乘法器设计实现及仿真4.1编写乘法器测试代码4.2用ModelSim进行功能仿真4.3对时序乘法器进行工程综合、实现，并生成仿真文件4.4用ModelSim进行时序仿真4.5记录仿真波形并分析预计可能遇到的困难：做加法运算期间,输出端口信号不稳定,主要是组合逻辑电路缺乏时钟信号,电路不能采集到有效的时间作为触发条件。解决方法：采用时序设计方法实现的乘法器,在引入流水线结构后,能够克服上述缺点,并减少了资源的开销。本课题拟采用的研究手段（途径）和可行性分析本课题采用基于FPGA的乘法器的设计，以16*16无符号数时序乘法器为例进行研究。统上数字信号处理的构建在较低速率要求下都是通过专用的DSP来实现的，如果速率高的话，就要使用专用的DSP或者ASIC才能完成。随着FPGA的迅速发展，数字信号处理系统的构建又多了一种选择方案。FPGA是一款半定制集成电路芯片，只需对它编程就能实现设计的功能，而且