制作四人抢答器项目课程_第1页
制作四人抢答器项目课程_第2页
制作四人抢答器项目课程_第3页
制作四人抢答器项目课程_第4页
制作四人抢答器项目课程_第5页
已阅读5页,还剩40页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

项目10制作四人抢答器抢答器广泛应用于各种知识竞赛活动中,它具有抢答、锁存、数字显示、复位等功能,是一种典型的数字产品。3.了解编码器、译码器的基本功能知识目标

5.了解RS、JK触发器的电路组成、特点、逻辑功能、触发方式4.了解常用数码显示器件的基本结构和工作原理1.掌握组合逻辑电路的分析方法和步骤2.了解组合逻辑电路的种类1.了解典型的集成编码、译码电路、常用触发器的引脚功能并能正确使用

2.能分析设计抢答器电路并安装调试技能目标编码器组合逻辑电路分析与设计

制作四人抢答器搭建三人表决器相关知识实训项目技能训练项目小结译码器数字显示器触发器译码、显示器编码器功能测试及应用触发器功能测试及应用1.组合逻辑电路的分析一.组合逻辑电路分析与设计2.组合逻辑电路的设计1.组合逻辑电路的分析组合逻辑电路的特点(1)从功能上(2)从电路结构上任意时刻的输出仅取决于该时刻的输入不含记忆(存储)元件1.组合逻辑电路的分析已知逻辑电路分析逻辑功能►由逻辑电路写出逻函表达式;►化简逻辑函数►列真值表,►判断其功能。例:试分析图示电路的逻辑功能。解:(1)由输入端逐级向后递推列表达式,化简。分析步骤:任务1.组合逻辑电路的分析

1.组合逻辑电路的分析(2)由逻辑函数表达式列出真值表ABF0000111011101.组合逻辑电路的分析(3)分析功能由逻辑函数表达式和真值表可知,输出与输入的关系是,输入端相同时输出为0,输入端不同时输出为1。所以本图由四个与非门组成的异或门。2.组组合合逻逻辑辑电电路路的的设设计计已知知逻逻辑辑功功能能设计计实实现现电电路路设计计步步骤骤::►分分析析任任务务,,确确定定输输入入输输出出变变量量,,列列真真值值表表;;►画画出出逻逻辑辑图图并并选选择择适适当当的的器器件件实实现现功功能能。。►写写出出逻逻函函表表达达式式并并化化简简为为适适当当的的形形式式;;任务务例::设计计一一个个三三人人表表决决电电路路,,用用与与非非门门实实现现。。解::(1)分析析任任务务确确定定输输入入输输出出变变量量。。设设::分分别别用用A、B、C代表表三三的的意意见见,,取取值值Y代表表表表决决结结果果,,Y=1,通过;0,未通过。ABCY00000101001110010111011110001101&&&&CBAY(2)列真真值值表表(3)写出出逻逻辑辑函函数数并并化化简简(4)画出出电电路路二.编编码码器器编码码,,就就是是按按照照一一定定规规则则用用数数码码或或符符号号表表示示特特定定对对象象的的过过程程。。日日常常生生活活中中采采用用的的是是十十进进制制编编码码,,而而数数字字电电路路中中是是采采用用二二进进制制编编码码。。能能够够实实现现编编码码功功能能的的组组合合逻逻辑辑电电路路称称为为编编码码器器。。典型型编编码码器器8-3线编编码码器器10-4线编编码码器器1.8--3线线编编码码器器3位二进制编码器Y2Y1Y0I7I1I0I0I1I2I3I4I5I6I7Y0Y2Y3100000000100000000000001

000001111♥任任一一时时刻刻仅仅允允许许有有一一个个输输入入端端为为高高电电平平(有效效))优先先编编码码器器输入输出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000特点点::允允许许同同时时输输入入两两个个以以上上的的编编码码信信号号,,但但只只对对其其中中优优先先权权最最高高的的一一个个进进行行编编码码2.10-4线线编码器器十进制数输入输出Y3Y2Y1Y00A000001A100012A200103A300114A401005A501016A601107A701118A810009A910013.典型型编码器器74LS148逻辑符号号①集成8/3线优先编编码器的的端口和和功能输入:1个低电平平有效的的使能控控制ST8个低电平平有效的的开关量量I0-I7,优先级级依序为为7-0输出:三三位二进进制编码码输出Y2-Y0一个低电电平有效效的状态态输出YEX,一个低电电平有效效的扩展展输出Ys,功能:当使能有有效时((ST=0)且有输输入有效效时(I0-I7中有0、)输出出二进制制码为输输入端口口序号的的二进制制反码,,状态输输出YEX有效(为为0),Ys无效(为为1);当使能有有效但没没有有效效输入(I0-I7都为1)时,状状态输出出YEX无效(为为1),Ys有效(为为0)。所以,Ys可以向低低优先级级的编码码器传递递使能控控制权。。②集成8/3线优先编编码器的的端口扩扩展3.译码码器译码是编编码的逆逆过程,,它是将将给定的的二进制制数码按按照其原原意翻译译成具体体特定信信号。如如输入学学生学号号,显示示学生的的名字;;输入车车号,显显示车辆辆信息。。能够实实现译码码功能的的电路称称为译码码器。3-8线译码器器10-4线译码器器3-8线译码器器1、结构:多输入入、多输输出输入:使使能控制制开关量量(选通通)若干干个,n位二进制制码A0-An-1,输出:N个开关量量信号::Y0-YN-1(N=2n)。2、功能::当使能控控制有效效时(被被选通)),端口口序号与输入的的二进制码码值相同的的输出端为有效电电平,指指示了当当前输入入码,其其他端口口输出无无效电平平。一组输入码只只能使唯一的一个输输出有效效(电平平与其他他输出端端不同))。3、输出表表达式::Yi(An-1~A0)=mi(使能控控制有效效时),,每个输出出信号是是输入变变量最小小项。74LS13874138真值值表四.数码码显示器器数码管数字显示示器件是是用来显显示数码码、文字字或符号号的器件件,常用用的数字字显示器器件有::荧光数数码管、、发光二二极管数数码管((LED)和液液晶数码码管。。LED数数码管数字显示示译码器器灭零控制制功能的的8位数码显显示(4位整数、、4位小数))

当RBI=0且输入BCD码为0000时,灭零。整整数数部分的的高位和和小数部部分的低低位0灭显。整整数部部分最低低位和小小数部分分最高位位的0必须显示示,RBI=1。五、触发发器具有记忆忆功能的的逻辑单单元称为为触发器。触发器器是构成成时序电电路的基基本单元元。特点:☞具有两两个稳定定的状态态“0”和“1”;☞根据需需要可以以置“0”、置“1”。分类:功能RSJKD;TT’结构基本RS同步RS主从型。。边沿型1.基本RS触发器&&RDSDQQ(1)电路结构构•两与非门门交叉耦耦合而成成。•两输入端RD、SD,两互补输出端Q、Q。•用Q端的状态态表示触触发器的的状态。。二、工作作原理维持置00置11约束1*1101

0Qn00功能Qn+1RD

SD(2)真值表RD—直接复位端。SD—直接置位端。0111100011111000100110010011001111≥1≥1QQSDRD或非门▶时序图QQSDRD状态不定定▶动作特点点输入信号号时刻决决定着输输出状态态。▶逻辑符号号Q

QRD

SDQ

QRD

SD与非门或非门•结构简单单。•输入信号号存在约约束。•电路每时时每刻都都接收输输入信号号。(3)优缺点2.同步RS触发器&RSQQ&&&CP(1)电路结构构由基本RS触发器和和导引门门组成。。(2)工作原理理11100100Qn+1=00约束1*Qn+1=11Qn+1=QnQnRS功能Qn+1CP01111100000111100001001011▶动作特点点在CP=0时,不接接收输入入信号,,在CP=1时才接收。输入信号号决定触触发器的的翻转方方向(状状态),,时钟脉脉冲决定定触发器器的翻转转时刻,,这是所所有具有有CP的触发器器的共同同特点。。RDSD▶时序图RCPSQ干扰错误▶逻辑符符号(3)缺点♪输入仍有有约束♫抗干扰能能力差Q

QR

S>cp(4)改进为了提高高可靠性性,增强强抗干扰扰能力,,希望触触发器的的次态仅取决于于CLK的下降沿((或上升升沿)到来时的输入入信号状状态,与与在此前前、后输输入的状状态没有有关系,,即边沿沿触发器器。3.边沿JK触发器输入输出功能RDSDCPJKQnn+101×××10直接置110×××01直接置000×××φφ不允许11↓00Qnn保持11↓0101置011↓1010置111↓11nQn翻转(计数)真值表符号引脚图特点:1.只在CP下降沿时时刻状态态才有变变化2.有四种功功能边沿JK触发器波波形图只在触发发沿时刻刻输出才才会发生生变化4.D触触发器常用集成成D触发器:实训:制制作四人人抢答器器项目一制制作方向向指示灯灯项目一制制作四人人抢答器器抢答器原原理图任务要求求4.通电测试试3.按原理图图进行线线路连接接2.按原理图图要求在在电路板板上布局局1.元器件识识别与检检测:对对照元件件清单清清点并检检测所给给元件一、组合合逻辑电电路的特特点任何时刻刻输出的的状态直直接由当当时的输输入状态态所决定定,而与与电路的的原状态态无关,,不具备备记忆功功能二、组合逻辑辑电路的的分析步步骤由逻辑电电路图写写出逻辑辑表达式式化简列列出真值值表由由真值表表分析电电路的逻逻辑功能能并加以以说明项目小结结三、组合逻辑辑电路的的设计步步骤根据实际际问题确确定输入入输出变变量列列出出相应的的真值表表由真真值表列列出逻辑辑表达式式化化简逻辑辑表达式式根根据化简简得到的的最简表表达式按按要求画画出相应应逻辑电电路。四.编码器编码,就就是按照照一定规规则用数数码或符符号表示示特定对对象的过过程五.译码器译码是编编码的逆逆过程,,它是将将给定的的二进制制数码按按照其原原意翻译译成具体体特定信信号六.触发器具有记忆忆功能的的逻辑单单元称为为触发器。触发器器是构成成时序电电路的基基本单元元。分类:功能RSJKD;T结构构基本本RS同步步RS主从从型型。。边沿沿型型结束束9、静夜四无无邻,荒居居旧业贫。。。2023/1/72023/1/7Saturday,January7,202310、雨中中黄叶叶树,,灯下下白头头人。。。2023/1/72023/1/72023/1/71/7/20237:27:15PM11、以我独独沈久,,愧君相相见频。。。2023/1/72023/1/72023/1/7Jan-2307-Jan-2312、故人江海别别,几度隔山山川。。2023/1/72023/1/72023/1/7Saturday,January7,202313、乍见翻疑疑梦,相悲悲各问年。。。2023/1/72023/1/72023/1/72023/1/71/7/202314、他他乡乡生生白白发发,,旧旧国国见见青青山山。。。。07一一月月20232023/1/72023/1/72023/1/715、比不了得得就不比,,得不到的的就不要。。。。一月232023/1/72023/1/72023/1/71/7/202316、行行动动出出成成果果,,工工作作出出财财富富。。。。2023/1/72023/1/707January202317、做前,,能够环环视四周周;做时时,你只只能或者者最好沿沿着以脚脚为起点点的射线线向前。。。2023/1/72023/1/72023/1/72023/1/79、没有失败败,只有暂暂时停止成成功!。2023/1/72023/1/7Saturday,January7,202310、很很多多事事情情努努力力了了未未必必有有结结果果,,但但是是不不努努力力却却什什么么改改变变也也没没有有。。。。2023/1/72023/1/72023/1/71/7/20237:27:15PM11、成功就就是日复复一日那那一点点点小小努努力的积积累。。。2023/1/72023/1/72023/1/7Jan-2307-Jan-2312、世间间成事事,不不求其其绝对对圆满满,留留一份份不足足,可可得无无限完完美。。。2023/1/72023/1/72023/1/7Saturday,January7,202313、不知香积寺寺,数里入云云峰。。2023/1/72023/1/72023/1/72023/1/71/7/202314、意志志坚强强的人人能把把世界界放在在手中中像泥泥块一一样任任意揉揉捏。。07一一月月20232023/1/72023/1/72023/1/715、楚塞塞三湘湘接,,荆门门九派派通。。。。。一月232023/1/72023/1/72023/1/71/7/202316、少少年年十十五五二二十十时时,,步步行行夺夺得得胡胡马马骑骑。。。。2023/1/72023/1/707January202317、空山山新雨雨后,,天气气晚来来秋。。。2023/1/72023/1/72023/1/72023/1/79、杨柳柳散和和风,,青山山澹吾吾虑。。。2023/1/72023/1/7Saturday,J

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论