一周搞定系列之数电全集

一、逻辑门数电1一、逻辑门电路的分类按功能特点不同分普通门(推拉式输出)

CMOS传输门

输出开路门三态门按逻辑功能不同分与门

或门

非门

异或门

与非门

或非门

与或非门

按电路结构不同分

TTL

集成门电路

CMOS

集成门电路输入端和输出端都用三极管的逻辑门电路。

用互补对称MOS管构成的逻辑门电路。2二、高电平和低电平的含义

高电平和低电平为某规定范围的电位值，而非一固定值。

高电平信号是多大的信号？低电平信号又是多大的信号？10高电平低电平01高电平低电平正逻辑体制负逻辑体制正逻辑：一般高电平为3.5~5V，低电平为0~0.3V负逻辑：一般高电平为0~0.3V，低电平为3.5~5V3一、与门电路Y=AB表达式：真值表：与门：只有当输入全为‘1’时，输出才为‘1’，否那么为‘0’4二、或门Y=A+B真值表：真值表：三、非门或门：只要一个输入为1，输出为1，全0输出为0非门：输入和输出相反5异或门：输入相异，输出为1同或门：输入相同，输出为1异或逻辑同或逻辑⊙6“与非〞门电路有“0〞出“1〞，全“1〞出“0〞“与”门&ABCY&ABC“与非”门00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：1Y“非”门7“或非〞门电路有“1〞出“0〞，全“0〞出“1〞1Y“非”门00010010101011001000011001001110ABYC“或非”门逻辑状态表“或”门ABC>1“或非”门YABC>1Y=A+B+C逻辑表达式：8(一)OC门〔Opencollectorgate〕介绍：集电极开路的门电路OC门OC作用1、自己加上拉电阻和电源，可增加驱动能力 〔但注意灌电流，即流入芯片所能承受的最大电流〕2、实现“线与逻辑〞。OD门为漏极开路的门电路，功能和OC门差不多9(二)三态输出门介绍：具有三种状态的门电路，分别为高电平，低电平

高阻态。当EN=0

时，Y=A，三态门处于工作状态；当EN=1

时，三态门输出呈现高阻态，又称禁止态。高阻态：就好似输入引脚悬空，对后级无影响，它的状态由后级电路的状态决定。10C、C为互补控制信号由一对参数对称一致的增强型NMOS管和PMOS管并联构成。PMOSCuI/uOVDDCMOS传输门电路结构uO/uIVPCNMOSVN(三)CMOS传输门

工作原理

MOS管的漏极和源极结构对称，可互换使用，因此CMOS传输门的输出端和输入端也可互换。uOuIuIuO当C=0V，uI=0~VDD时，VN、VP

均截止，输出与输入之间呈现高电阻，相当于开关断开。

uI不能传输到输出端，称传输门关闭。CC当C=VDD，uI=0~VDD时，VN、VP中至少有一管导通，输出与输入之间呈现低电阻，相当于开关闭合。

uO=uI，称传输门开通。

C=1，C=0时，传输门开通，uO=uI；

C=0，C=1时，传输门关闭，信号不能传输。11CMOS门电路比之TTL的主要特点

1、功耗极低

2、抗干扰能力强3、电源电压范围宽4、输出信号摆幅大(UOHVDD，UOL0V)〔对于TTL门低电平大约为0.3V〕5、输入阻抗高6、扇出系数大〔带负载能力强〕7、对于一般情况下，TTL门比COMS门电平翻转快一些12闲置输入端的处理

TTL电路输入端悬空时相当于输入高电平，CMOS电路多余输入端不允许悬空。

CMOS电路多余输入端与有用输入端的并接仅适用于工作频率很低的场合。或门和或非门与门和与非门多余输入端接地或与有用输入端并接多余输入端接正电源或与有用输入端并接13二、集成逻辑门电路的选用

1、工作频率要求〔上下电平翻转所需时间〕2、输入电源电压要求3、功耗问题4、电平翻转对输入电压的要求5、注意灌电流和拉电流14数电二、组合逻辑电路15什么组合逻辑电路？它就是有一些逻辑门电路搭建，为实现某种功能而组合的电路。特点：在任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。分析下面逻辑电路图实现的功能一、根据电路图分析逻辑功能16根据图分析组合逻辑的方法：第一步：组合逻辑电路图第二步：逻辑表达式第三步：最简表达式第四步：真值表第五步：确切电路功能注意：我们可以用multisim中的逻辑转换仪帮我们

实现上述步骤，方便、简洁。17二、根据题目要求设计逻辑电路[例]有一个火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或三种探测器发出探测信号时，报警系统才产生报警信号，试用与非门设计产生报警信号的电路。设计方法：第一步：问题的提出第三步：逻辑表达式第四步：最简表达式第二步：真值表第五步：逻辑电路18题目分析：1、探测器发出报警信号就两种可能A、有火灾，高电平〔逻辑1〕B、无火灾，低电平〔逻辑0〕2、假定烟感、温感、紫外光感分别为输入信号A、B、C，三信号，当有两个以上信号成立时，那么有火灾。19设计一个4人表决电路。如果3人或3人以上同意，那么通过；反之，那么被否决。用与非门实现。思考题：20数电三、编码器和译码器21译码器和编码器〔特定含义：规那么、顺序〕二进制代码某种代码译码编码译码器编码器22一、编码器的类型编码器1、二进制编码器2、二-十进制编码器

3、优先编码器

23二、二进制编码器1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输出输入用n位二进制数码对2n个输入信号进行编码的电路I024三、二－十进制编码器将0~9十个十进制数转换为二进制代码的电路。又称十进制编码器。

I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0输出输入I025为何要使用优先编码器？四、优先编码器

(即PriorityEncoder)

1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输出输入允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。普通编码器在任何时刻只允许一个输入端请求编码，否那么输出发生混乱。26二

-

十进制优先编码器

CT74LS1470111111111110101111111110×00111111110××1101111110×××010111110××××10011110×××××0001110××××××111010×××××××01100××××××××1111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1输出输入27优先编码器测试型号：74LS148D特点：8端输入3端输出，是8线—3线优先编码器，7端优先级最高，0端优先级最低真值表：EI选通输入端(低电平有效)GS

宽展端EO

选通输出端28一、译码的概念与类型

译码是编码的逆过程。

译码器二进制译码器二-十进制译码器

数码显示译码器29二、二进制译码器将输入二进制代码译成相应输出信号的电路。n位

二进制代码

2n位

译码输出二进制译码器译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输出高电平有效译码输出011111101101110110111000Y3Y2Y1Y0A0A1译码输入0000译码输出低电平有效30(一)3线－8线译码器CT74LS138简介

(一)

3线－8线译码器CT74LS1380111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111××××011111111×××1×Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA输出输入CT74LS138

真值表31将BCD码的十组代码译成0~9十个对应输出信号的电路，又称4线–10线译码器。三、二－十进制译码器32YA0A1A2数码显示译码器译码器YYYYYY驱动器YYYYYYYA3a数码显示器bcdefgbcdefgabcdefga四、数码显示译码器

(一)

数码显示译码器的结构和功能示意0101a数码显示器bcdefgYA0A1A2数码显示译码器译码器YYYYYY驱动器YYYYYYYA3bcdefgabcdefga输入BCD码输出驱动七段数码管显示相应数字0001333.七段显示译码器LE为锁存控制端，高电平锁存，低电平传输数据LT为灯测试端，高电平显示正常，低电平各段都亮BI为消隐功能端，低电平各段都不亮，为消隐状态34数电三、触发器35(4-36)概述数字电路：分组合逻辑电路和时序逻辑电路两大类。组合逻辑电路的根本单元是门电路。时序逻辑电路的根本单元是触发器。

一、触发器与门电路的区别

门电路某一时刻的输出信号完全取决于该时刻的输入信号，无记忆功能。

触发器具有记忆功能，能够在无信号的情况下，保持上一次的信号。

二、触发器的现态和次态

现态Qn——触发器接收输入信号之前的状态

次态Qn+1——触发器接收输入信号之后的状态

36(4-37)从电路结构不同分1、根本触发器2、同步触发器3、边沿触发器从逻辑功能不同分1、RS触发器2、JK触发器3、D触发器4、T触发器5、T’触发器

三、触发器的分类触发器根本触发器同步触发器边沿触发器输入信号直接加到输入端，是触发器的根本电路结构，是构成其他类型触发器的根底。输入信号经过控制门输入，控制门受时钟信号CP控制。只在时钟信号CP的上升沿或下降沿时刻，输入信号才能被接收。371、根本RS触发器2、S、R端不能同时为0，当S和R都为1时，输出保持为上一状态1、S为置位端，低电平有效，输出为1

R为复位端，低电平有效，输出为0RS触发器特点：特性方程：芯片型号：CC404438根本电路测试392、时钟控制R-S触发器QQRSRSCPC1特点：1、具有时钟输入引脚CP2、输出信号不仅和输入信号有关还和时钟信号相关1、当CP=1时，

S为置位端，高电平有效，输出为1

R为复位端，高电平有效，输出为02、S、R端不能同时为1，当S和R都为0或CP=1时，输出保持为上一状态约束条件CP=1特性方程：40

一、边沿触发器逻辑功能分类

1、JK触发器

凡具有保持、置1、置0、翻转功能的电路都称为JK型时钟触发器，简称JK触发器。CP下降沿(或上升沿)有效特性方程芯片型号：74LS112D4174LS112DJK触发器测试电路42(4-43)⑶逻辑符号⑴特性表⑵特性方程

凡具有保持、翻转功能的电路，即当T=0是保持状态不变，T=1时翻转的电路，都称为T触发器。3、T型触发器翻转101011保持010001注Qn+1TQnCP下降沿(或上升沿)有效Q1TC1CPTQ(4-43)(4-44)T触发器特性方程：与JK触发器的特性方程比较，得：JK触发器→T触发器44JK触发器变T触发器测试电路45DQn+10011功能置0置1特性表CP下降沿(或上升沿)时刻有效特性方程2、D型触发器凡具有置1、置0功能的电路都称为D型时钟触发器，简称D型触发器或D触发器。芯片型号：74LS74DQ1DC1CPDQ(a)Q1DC1CPDQ(b)46JK触发器→D触发器D触发器的特性方程JK触发器的特性方程47(4-48)D触发器→T

触发器逻辑功能：

每来一次时钟脉冲，信号就翻转一次48D触发器到T’触发器49计数器定义原理应用用以统计输入计数脉冲(CP)个数的电路计数器内部由触发器构成，触发器具有记忆功能，1个触发器单元能存储1位二进制数计数、定时和分频分类CP脉冲引入的方式：同步、异步计数器计数值的增减趋势：加法、减法、循环计数器计数容量：二进制、十进制、

任意进制计数器相关概念50同步计数器和异步计数器的区别异步计数器同步计数器区别：1、同步计数器的外部时钟端都连在一起，而异步计数器没有。2、同步计数器在外部信号到来时触发器同时翻转，而异步计数器的触发器为串行连接。工作频率较低3、异步计数器输出状态的建立，要比CP慢一个传输时间，容易存在竞争冒险51同步二进制计数器——74LS161集成计数器〔2〕74LS161功能表输入输出

ETEPCP

D0

D1

D2

D3Q0

Q1

Q2

Q30××××××××10××↑d0

d1

d2

d31111↑××××110××××××11×0×××××0000d0

d1

d2

d3计数保持保持分析：1、当为0时，输出全02、当为1，为0时，输入和输出相同3、=

=ET=EP=1时，为计数功能〔1〕各引脚功能符号的意义：D0~D3：并行数据预置输入端Q0~Q3：数据输出端ET、EP：计数控制端CP：时钟脉冲输入端〔↑〕C：进位端〔进位输出高电平〕异步去除控制端〔低电平有效〕置数控制端〔低电平有效〕(4-52)74LS161电路测试(4-53)4.十进制计数器同步十进制计数器——74LS192集成计数器▲逻辑符号

输入输出

RD

CU

CD

D0

D1

D2

D3Q0

Q1

Q2

Q300××d0

d1

d2d3

10↑1××××101↑××××1011×××××1××××××d0

d1

d2

d3加计数减计数保持0000▲74LS192功能表各引脚功能符号的意义：D0~D3：并行数据输入端Q0~Q3：数据输出端CU：加法计数脉冲输入端CD：减法计数脉冲输入端RD

：异步置0端（高电平有效）：置数控制端（低电平有效）

：加法计数时，进位输出端（低电平有效）

：减法计数时，借位输出端（低电平有效）(4-54)应用电路设计(4-55)▲利用74LS192实现100进制计数器

将多个74LS192级联可以构成高位计数器。例如：用两个74LS192可以组成100进制计数器。56应用电路设计57〔1〕直接选用已有的计数器。例如，欲构成十进制计数器，可直接选用十进制异步计数器74LS192。〔2〕用两个计数器串接可以构成模为两者之积的计数器。例如，用模6和模10计数器串接起来，可以构成模60计数器。〔3〕利用反响法改变原有计数长度这种方法是，当计数器计数到某一数值时，由电路产生的置位脉冲或复位脉冲，加到计数器预置数控制端或各个触发器清零端，使计数器恢复到起始状态，从而到达改变计数器模的目的。任意进制计数器的方法通常有三种:5874LS160集成计数器(十进制同步计数器)

▲逻辑符号74LS160的功能表输入输出

EPETCP

D0

D1

D2

D3Q0

Q1

Q2

Q30×××