第六章存储器系统

第

六

章存储器第6章：存储器系统主要内容存储器和存储器件存储器芯片的扩展及其与系统总线的连接微机系统中存储器的体系结构高速缓冲存储器Cache§6.1存储器和存储器件存储器是计算机(包括微机)硬件系统的重要组成部分，有了存储器，计算机才具有“记忆”功能，才能把程序及数据的代码保存起来，才能使计算机系统脱离人的干预，而自动完成信息处理的功能。

程序的自动运行§6.1存储器和存储器件存储器系统的三项主要性能指标:存储容量是存储器系统的首要性能指标，因为存储容量越大，则系统能够保存的信息量就越多，相应计算机系统的功能就越强；存储器的存取速度直接决定了整个微机系统的运行速度，因此，存取速度也是存储器系统的重要的性能指标；存储器的成本也是存储器系统的重要性能指标。为了在存储器系统中兼顾以上三个方面的指标，目前在计算机系统中通常采用三级存储器结构，即使用高速缓冲存储器、主存储器和辅助存储器，由这三者构成一个统一的存储系统。从整体看，其速度接近高速缓存的速度，其容量接近辅存的容量，而其成本则接近廉价慢速的辅存平均价格。也就是说，采用了一种层次化的体系结构。

§6.1存储器和存储器件存储器的分类1.按构成存储器的器件和存储介质分类

主要可分为：磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和其它磁表面存储器以及光盘存储器等。2.按制造工艺双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低§6.1存储器和存储器件3.按使用属性（存取方式）随机存取存储器RAM（RandomAccessMemory）：

又称读写存储器，指能够通过指令随机地、个别地对其中各个单元进行读/写操作的一类存储器。可读可写、断电丢失。

按照存放信息原理的不同，随机存储器又可分为两种：

静态：双稳态元件，不断电不丢失；

动态：极间电容，需要刷新。§6.1存储器和存储器件只读存储器ROM（Read-OnlyMemory）：

在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。

ROM通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。正常只读、断电不丢失。随着半导体技术的发展，只读存储器也出现了不同的种类。

§6.1存储器和存储器件4.按在微机系统中位置分类主存储器：又称为系统的主存或者内存，位于系统主机的内部，CPU可以直接对其中的单元进行读/写操作；辅存存储器：又称外存，位于系统主机的外部，CPU对其进行的存/取操作，必须通过内存才能进行；缓冲存储器：位于主存与CPU之间，其存取速度非常快，但存储容量更小，可用来解决存取速度与存储容量之间的矛盾，提高整个系统的运行速度。

详细分类，请看图示§6.1：图6.1存储器的分类主存储器只读存储器（ROM）随机存储器（RAM）静态RAM（SRAM）动态RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）快擦型存储器辅助存储器磁盘磁带光盘缓冲存储器存储器§6.1存储器和存储器件除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器本章介绍采用半导体存储器及其组成主存的方法CPUCACHE主存（内存）辅存（外存）§6.1存储器和存储器件二.选择存储器要考虑的因素易失性只读性存储容量速度功耗价格§6.1存储器和存储器件地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOEWECS三、存储器的基本系统结构

§6.1存储器和存储器件1．基本存储单元一个基本存储单元可以存放一位二进制信息，其内部具有两个稳定的且相互对立的状态，并能够在外部对其状态进行识别和改变。不同类型的基本存储单元，决定了由其所组成的存储器件的类型不同。2．存储体一个基本存储单元只能保存一位二进制信息，若要存放M×N个二进制信息，就需要用M×N个基本存储单元，它们按一定的规则排列起来，由这些基本存储单元所构成的阵列称为存储体或存储矩阵。（比如1K×4）§6.1存储器和存储器件3．地址译码电路由于存储器系统是由许多存储单元构成的，每个存储单元一般存放8位二进制信息，为了加以区分，我们必须首先为这些存储单元编号，即分配给这些存储单元不同的地址。地址译码器的作用就是用来接受CPU送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读／写操作。译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码§6.1存储器和存储器件单译码结构双译码结构双译码可简化芯片设计主要采用的译码结构§6.1存储器和存储器件(1)．单译码单译码方式又称字结构，适用于小容量存储器。以字选择线来选择某个字的所有位。(2)．双译码（矩阵结构或者行列结构）在双译码结构中，将地址译码器分成两部分，即行译码器(又叫X译码器)和列译码器(又叫Y译码器)。X译码器输出行地址选择信号，Y译码器输出列地址选择信号。行列选择线交叉处即为所选中的内存单元，这种方式的特点是译码输出线较少。§6.1存储器和存储器件每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据存储容量与地址、数据线个数有关：芯片的存储容量（以位为单位） ＝存储单元数×存储单元的位数＝2M×N

M：芯片的地址线根数

N：芯片的数据线根数

示例：32K×8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVcc62256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256逻辑图M=15,N=8§6.1存储器和存储器件4．片选（CS*或CE*）与读／写控制电路（WE*）片选信号用以实现芯片的选择。对于一个芯片来讲，只有当片选信号有效时，才能对其进行读／写操作。片选信号一般由地址译码器的输出及一些控制信号来形成，而读/写控制电路则用来控制对芯片的读/写操作。5．I/O电路I/O电路位于系统数据总线与被选中的存储单元之间，用来控制信息的读出与写入，必要时，还可包含对I/O信号的驱动及放大处理功能。§6.1存储器和存储器件6．集电极开路或三态输出缓冲器为了扩充存储器系统的容量，常常需要将几片RAM芯片的数据线并联使用或与双向的数据线相连，这就要用到集电极开路或三态输出缓冲器。7．其它外围电路对不同类型的存储器系统，有时，还专门需要一些特殊的外围电路，如动态RAM中的预充电及刷新操作控制电路等，这也是存储器系统的重要组成部分。§6.1存储器和存储器件四随机存取存储器RAMRAM(RandomAccessMemory)意指随机存取存储器，其工作特点是：在微机系统的工作过程中，可以随机地对其中的各个存储单元进行读／写操作。读写存储器分为静态RAM与动态RAM两种。§6.1存储器和存储器件1.静态RAM（SRAM）静态RAM的基本存储单元是由两个增强型的NM0S反相器交叉耦合而成的触发器，每个基本的存储单元由六个MOS管构成，所以，静态存储电路又称为六管静态存储电路。§6.1存储器和存储器件SRAM的基本存储单元是触发器电路每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵每个存储单元存放多位（4、8、16等）每个存储单元具有一个地址SRAM2114SRAM6264典型芯片SRAM芯片2114存储容量为1024×418个引脚：10根地址线A9～A04根数据线I/O4～I/O1片选CS*读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GNDSRAM2114的功能工作方式CS*WE*I/O4~I/O1未选中读操作写操作100×10高阻输出输入SRAM芯片6264存储容量为8K×828个引脚：13根地址线A12～A08根数据线D7～D0片选CS1*、CS2读写WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615SRAM6264的功能工作方式CS1*CS2WE*OE*D7~D0未选中未选中读操作写操作1×00×011××01××10高阻高阻输入输出2.动态RAM利用电容存储电荷的原理来保存信息，它将晶体管结电容的充电状态和放电状态分别作为1和0。DRAM的基本存储单元是单个场效应管及其极间电容必须配备“读出再生放大电路”进行刷新每次同时对一行的存储单元进行刷新每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵DRAM一般采用“位结构”存储体：每个存储单元存放一位需要8个存储芯片构成一个字节单元每个字节存储单元具有一个地址DRAM2164典型芯片第6章：DRAM芯片2164存储容量为64K×116个引脚：8根地址线A7～A0,用来分时接收CPU送来的8位行、列地址

2根数据线DIN

，DOUT

RAS行地址选择，CAS列地址选择读写WE*VssCASDOUTA6A3A4A5A712345678161514131211109N/CDINWERASA0A2A1VDD组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池慢低小容量非易失只读存储器ROM

指在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器，因此一个显著的特点是非易失性。用于存取不需要经常改变的信息。在不断发展变化的过程中，ROM器件也产生了掩模ROM、PROM、EPROM、EEPROM等各种不同类型。

掩膜ROM：信息制作在芯片中，不可更改可编程ROM（PROM）：允许一次编程，此后不可更改，写入过程称为固化程序EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程EPROM顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息一般使用专门的编程器（烧写器）编程编程后，应该贴上不透光封条出厂未编程前，每个基本存储单元都是信息“1”编程就是将某些单元写入信息0EPROM2716EPROM2764EPROM芯片2716存储容量为2K×824个引脚：11根地址线A10～A08根数据线DO7～DO0片选/编程CE*/PGM读写OE*编程电压VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片2764存储容量为8K×828个引脚：13根地址线A12～A08根数据线D7～D0片选CE*编程PGM*读写OE*编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615EPROM2764的功能工作方式CE*OE*PGM*A9VPPDO7~DO0读出001×＋5V输出读出禁止011×＋5V高阻待用1×××＋5V高阻Intel标识00＋12V1＋5V输出编码标准编程01负脉冲×＋25V输入Intel编程01负脉冲×＋25V输入编程校验001×＋25V输出编程禁止1×××＋25V高阻EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）。也可多次擦写有字节擦写、块擦写和整片擦写方法并行EEPROM：多位同时进行串行EEPROM：只有一位数据线EEPROM芯片2817A存储容量为2K×828个引脚：11根地址线A10～A08根数据线I/O7～I/O0片选CE*读写OE*、WE*状态输出RDY/BUSY*EEPROM芯片2864A存储容量为8K×828个引脚：13根地址线A12～A08根数据线I/O7～I/O0片选CE*读写OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615§6.1存储器和存储器件FlashMemory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除快擦型存储器是不用电池供电的、高速耐用的非易失性半导体存储器，它以性能好、功耗低、体积小、重量轻等特点活跃于便携机(膝上型、笔记本型等)存储器市场，但价格较贵。快擦型存储器具有EEPROM的特点，又可在计算机内进行擦除和编程，它的读取时间与DRAM相似，而写时间与磁盘驱动器相当。快擦型存储器有5V或12V两种供电方式。对于便携机来讲，用5V电源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均已编成程序，可由配有快擦型存储器系统的中央处理机予以控制。§6.1存储器和存储器件思考：1．试说明存储器系统的主要性能指标。2．术语“非易失性存储器”是什么意思？PROM和EPROM分别代表什么意思？3．微型计算机中常用的存储器有哪些类型？它们各有何特点？分别适用于哪些场合？4．计算机的电源掉电后再接电时（系统中无掉电保护装置），存储在各类存储器中的信息是否仍能保存？§6.2存储器芯片与

CPU的连接及其扩展

微机系统的规模、应用场合不同，对存储器系统的容量、类型的要求也必不相同，一般情况下，需要用不同类型，不同规格的存储器芯片，通过适当的硬件连接，来构成所需要的存储器系统，这就是本节所需要讨论的内容。§6.2存储器芯片与CPU的连接及其扩展一、存储器芯片与CPU的连接在微型系统中，CPU对存储器进行读写操作，首先要由地址总线给出地址信号，选择要进行读/写操作的存储单元，然后通过控制总线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换。所以，存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接，包括：地址线的连接；数据线的连接；控制线的连接；§6.2存储器芯片与CPU的连接及其扩展存储芯片与CPU总线的连接，有两个很重要的问题：CPU的总线负载能力CPU能否带动总线上包括存储器在内的连接器件？存储芯片与CPU总线时序的配合CPU能否与存储器的存取速度相配合？CPU的总线驱动能力有限单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动双向传送的数据总线，可以采用三态双向驱动器来加以驱动分析存储器的存取速度是否满足CPU总线时序的要求如果不能满足：考虑更换存储芯片总线周期中插入等待状态TW1.存储芯片的数据线2.存储芯片的地址线3.存储芯片的片选端4.存储芯片的读写控制线若芯片的数据线正好8根：一次可从芯片中访问到8位数据全部数据线与系统的8位数据总线相连若芯片的数据线不足8根：一次不能从一个芯片中访问到8位数据利用多个芯片扩充数据位这个扩充方式简称“数据宽度的扩充或位扩充”1.数据线2114（1）A9～A0I/O4～I/O1片选D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE多个位扩充的存储芯片的数据线连接于系统数据总线的不同位其它连接都一样这些芯片应被看作是一个整体常被称为“芯片组”位扩充芯片的地址线通常应全部与系统的低位地址总线相连寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”2.地址线第5章：片内译码A9～A0存储芯片000H001H002H…3FDH3FEH3FFH全0全1000000000000000000010000000010…111111110111111111101111111111范围（16进制)A9~A0存储系统常需利用多个存储芯片扩充容量，也就是扩充了主存储器地址范围这种扩充简称为“地址扩充”或“字扩充”进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现3.片选（字扩充）片选端D7～D0A19～A10A9～A0A9～A0D7～D0CE1K×8（1）A9～A0D7～D0CE译码器000000000100000000001K×8（2）A19A18A17A16A15A14～A0

全0～全1D7～D027256EPROMA14～A0CE片选端常有效令芯片（组）的片选端常有效不与系统的高位地址线发生联系芯片（组）总处在被选中的状态虽简单易行、但无法再进行地址扩充，会出现“地址重复”×表示任意（0或1均可）地址重复地址重复：一个存储单元具有多个存储地址原因：有些高位地址线没有用、可任意使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址” 例如：00000H~07FFFH选取一个可用地址的原则：高位地址全为0高位地址译码才更好译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器常用的2:4译码器：74LS139常用的3:8译码器：74LS138常用的4:16译码器：74LS154⑴译码和译码器（2）常用的译码方法：全译码、部分译码、线译码全译码：所有的系统地址线均参与对存储单元的译码寻址，包括片内译码：低位地址线对芯片内各存储单元的译码寻址片选译码：高位地址线对存储芯片的译码寻址采用全译码，每个存储单元的地址都是唯一的，不存在地址重复译码电路可能比较复杂、连线也较多全译码示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范围A12~A0A19A18A17A16A15A14A13部分译码：只有部分高位地址线参与对存储芯片的译码每个存储单元将对应多个地址（地址重复），需要选取一个可用地址可简化译码电路的设计但系统的部分地址空间将被浪费部分译码示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19~A15A14~

A12A11~A0一个可用地址1234××10×××10×××10×××10×000001010011全0~全1全0~全1全0~全1全0~全120000H~20FFFH21000H~21FFFH22000H~22FFFH23000H~23FFFH线选译码：只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费必然会出现地址重复（一个存储单元对应多个存储地址）一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用示例线选译码示例A14A12～A0A13(1)2764(2)2764

CECEA19~

A15A14A13A12~A0一个可用地址12××××××××××1001全0~全1全0~全104000H~05FFFH02000H~03FFFH切记：

A14A13＝00的情况不能出现00000H～01FFFH的地址不可使用片选端译码小结存储芯片的片选控制端可以被看作是一根最高位地址线在系统中，主要与地址发生联系：包括地址空间的选择（例如接系统的IO/M*信号）和高位地址的译码选择（与系统的高位地址线相关联）对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用4.存储芯片的读写控制芯片OE*与系统的读命令线相连当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线芯片WE*与系统的写命令线相连当芯片被选中、且写命令有效时，允许总线数据写入存储芯片二、应用举例SRAM使用举例用4个4K×8的芯片构成16K的SRAM子系统数据驱动：OEA19－A14：模块选择A13－A12：片选A11－A0：片内地址写信号进行读写控制4片4K×8b的SRAM作业：假设模块选择Y0，则存储器的地址范围是多少？三存储芯片的扩展位扩充（数据宽度的扩充）当实际存储芯片每个单元的位数和系统需要内存单元字长不等时采用的方法。字扩充（字节数的扩充）当存储芯片上每个存储单元的字长已满足要求，但存储单元的个数不够，需要增加的是存储单元的数量，就称为字扩展。字位扩充需要同时进行位扩充和字扩充才能满足系统存储容量需求的方法称为字位扩充。（字扩充）片选端D7～D0A19～A10A9～A0A9～A0D7～D0CE1K×8（1）A9～A0D7～D0CE译码器000000000100000000001K×8（2）2114（1）A9～A0I/O4～I/O1片选D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE多个位扩充的存储芯片的数据线连接于系统数据总线的不同位其它连接都一样这些芯片应被看作是一个整体常被称为“芯片组”位扩充连接举例

1、1KBRAM与CPU的连接（1）计算出所需的芯片数。（2）构成数据总线所需的位数和系统所需的容量。（3）控制线，数据线，地址线对应相连。用1024×1位的芯片组成1KRAM的方框图用256×4位的芯片组成1KRAM的方框图2、4KBRAM的连接（1）计算出所需的芯片数（2）构成数据总线所需的位数和系统所需的容量（3）控制线，数据线，地址线的连接：有线选方式、局部译码选择方式和全局译码选择方式之分。

线选方式地址分布A15A14A13A12A11A10地址分布001110第一组：3800H~3BFFH001101第二组：3400H~07FFH001011第三组：2C00H~2FFFH000111第四组：1C00H~1FFFH

用2114芯片组成4KRAM线选控制译码结构图用2114芯片组成4KRAM局部译码结构图用2114芯片组成4KRAM全局译码结构图32K×8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVcc62256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256逻辑图EPROM2716的功能工作方式CE*/PGMOE*VCCVPPDO7~DO0待用1×＋5V＋5V高阻读出00＋5V＋5V输出读出禁止01＋5V＋5V高阻编程写入正脉冲1＋5V＋25V输入编程校验00＋5V＋25V输出编程禁止01＋5V＋25V高阻门电路译码A1A0F0F1F2F3A19A18A17A16A15（b）（a）A0Y0Y1Y译码器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引脚图Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理图74LS138的功能表片选输入编码输入输出E3E2*E1*CBAY7*~Y0*10000011111110（仅Y0*有效）00111111101（仅Y1*有效）01011111011（仅Y2*有效）01111110111（仅Y3*有效）10011101111（仅Y4*有效）10111011111（仅Y5*有效）11010111111（仅Y6*有效）11101111111（仅Y7*有效）非上述情况×××11111111（全无效）§6.3微机系统中存储器的体系结构

微机系统中，整个存储器体系采用层次结构。这种层次化结构不但出现在存储器总体结构中，也出现在内存结构中。一层次化的存储器体系结构总体结构：层次化结构在存储器总体结构中，所谓层次化，就是把各种速度不同、容量不同、存储技术也可能不同的存储设备分为几层，通过硬件和管理软件组成一个既有足够大的空间又能保证满足CPU存取速度要求而且价格适中的整体CPU

寄存器组

Cache片内片外

内部存储器(DRAMSRAM)

辅助存储器(软盘硬盘光盘等)CPU芯片中主机系统中外设存储器的层次化总体结构图容量，速度，价格的匹配。常用的内容放入内存，当前频繁访问的放入Cache二16位微机系统的内存组织D15~D8D7~D0A0=0,BHE=1,按字节访问偶地址体，D7~D0;A0=1,BHE=0,按字节访问奇地址体，D15~D8;A0=0,BHE=0,按字访问两个地址体，D15~D0‘A0=1,BHE=0,不能访问任何一个存储体。字的规则存放或对准状态字的不规则存放或非对准状态*§高档微机中的高速缓存技术

思路:

在引入高速缓冲存储器