第4章 数字化处理技术课件

数字电源技术及其应用人民邮电出版社1第4章数字化处理技术人民邮电出版社2本章主要内容4.1DSP

4.2DSP系统设计4.3DSP在数字电源中的工程应用4.4MCU4.5

可编程逻辑控制技术4.6可编程逻辑器件4.7CPLD/FPGA的发展与应用人民邮电出版社34.1DSP4.1.1DSP系统的发展

将DSP技术应用在采集系统中，DSP将数模转换后的数据信号进行数据处理，处理后的数据再送往微机进行记录和显示。DSP的强大计算能力使采集功能大为提高，主要体现在：提高了采样速率；提高了采样性能。DSP系统的开发流程如下图所示：人民邮电出版社4人民邮电出版社5

4.1.2

DSP系统的结构特点多总线结构；多处理单元；流水线结构；硬件乘法器。人民邮电出版社6

4.1.3DSP芯片的分类与技术特征

1.DSP芯片的分类按用途分：专用型与通用型专用型DSP指一种芯片仅完成一种DSP算法，这类器件多出现在工业及消费类电子行业。通用型芯片具有较丰富的硬件接口和很强的可编程性。

按结构分：浮点型与定点型浮点型DSP可以完成整数和实数的运算，定点型DSP完成整数运算。人民邮电出版社72.DSP芯片的技术特征在一个指令周期内可完成一次乘法和一次加法；程序和数据空间分开，可同时访问指令和数据；片内的快速RAM通常可以通过独立的数据总线在两块中同时访问；具有低开销或无开销的循环和跳转硬件支持；具有在单周期内操作的多个硬件地址产生器；可以并行执行多个操作；支持流水线操作，使取址、译码和执行等操作可以重叠执行。人民邮电出版社84.2DSP系统设计4.2.1DSP系统的设计流程典型的DSP系统的信号处理流程如下图所示：人民邮电出版社9典型的DSP系统设计步骤如下：了解应用需求；确定合适算法；选择合适器件；实施系统设计；系统集成与调试。人民邮电出版社104.2.2DSP芯片的选择

1.芯片的运算速度2.芯片的价格3.芯片的硬件资源4.芯片的运算精度5.芯片的开发工具6.芯片的功耗7.封装形式、质量标准、供货情况、生命周期等其他因素。人民邮电出版社11在工程实践中，通常需要确定DSP系统的运算量以选择DSP芯片，此时需要考虑两种情况：（1）按样点处理（2）按帧处理人民邮电出版社124.2.3DSP芯片的开发工具

可编程DSP芯片的开发需要一套完整的软硬件开发工具，DSP芯片的开发工具可以分为代码生成工具和代码调试工具两大类。代码生成工具的作用是将用C语言、汇编语言或混合语言编程的DSP源代码编译汇编并链接成为可执行的DSP程序。它主要包括：汇编器和链接器、C编译器、及一些辅助工具程序，如文件格式转换程序、哭生成和文档管理程序等。代码调试工具的作用是对DSP程序及系统进行调试，使之能够达到设计目标。主要有：C/汇编语言源码调试器、初学者工具DSK、软件模拟器、评价模块EVM、软件开发系统SWDS和仿真器XDS。人民邮电出版社134.2.4DSP系统的软件开发方法1.软件设计工具介绍CCS是目前最优秀、最流行的DSP开发软件之一。它为开发者提供了一个统一的开发环境。CCS扩展了基本的代码生成工具，集成了调试和实时分析功能。开发者的一切开发过程都是在CCS这个集成环境下进行的，包括项目的建立、源程序的编辑和调试。人民邮电出版社142.软件设计流程进行DSP软件开发最常用的工具，在利用CCS进行软件设计之前，要对CCS进行设置，选择相应的对应平台加载到系统中。（1）设计步骤进行概念设计，构想DSP程序整个设计思路；编写代码，可以使用汇编语言或者C语言；进行编译、调试工作；对可以正常运行的程序进行实时性分析。人民邮电出版社15

（2）语言选择汇编语言高级语言（一般是C、C++）混合编程（汇编语言和高级语言混合）人民邮电出版社16

（3）设计方式直接编写汇编语言程序进行编译链接；编写C语言程序，用C语言程序优化软件进行编译链接；混合编程模式，程序中既有汇编代码，又含有C语言代码。人民邮电出版社17

4.3DSP在数字电源中的工程应用4.3.1DSP在数字控制直流电源中的应用1.ADMC331的结构特点集成了一个26MIPS定点数字信号处理器内核，它与ADSP-2100数字信号处理系列的代码完全兼容；单周期指令执行时间为38.5ns；内置了2K24位程序存储器ROM，2K24位程序存储器RAM，和1K16位数据存储器RAM；具有一个三相16位基于中点的脉宽调制（PWM）发生器，能够灵活编程，产生具有处理器开销最小的高精度PWM信号；人民邮电出版社18

有2路8位辅助脉宽调制（AUXPWM）通道，频率可编程；有7路Σ-▽型A/D变换通道，最高分辨率为12位；具有24个可编程数字输入输出（PIO）口，可单独设置成输入或输出，支持状态变化中断；提供了2个双缓冲同步串行口，用以完成串行通信和多处理器间的通信；带有实时中断的16位看门狗定时器；内部程序存储器ROM固化了一些实用程序，方便系统的程序设计，减少了数字控制系统的程序计算时间。人民邮电出版社19

2.ADMC331的DC-DC直流驱动电源设计DC-DC直流驱动电源系统结构框图如下：人民邮电出版社20

（1）主电路人民邮电出版社21

（2）DSP控制系统DSP是控制电路的核心，控制系统由ADMC331、E2PROM及外围电路等构成最小DSP系统，完成控制、计算、保护等功能，可实现火炮驱动直流电源真正意义上的全数字化控制。ADMC331提供PWM控制信号，经隔离驱动后驱动功率MOSFET管工作。人民邮电出版社22

（3）驱动电路

驱动电路的好坏直接影响系统工作的可靠性和电气性能，对于功率MOSFET管采用的驱动电路，变压器隔离，电路设计大为简化，抗干扰能力强，具有快速、高性能的特点。（4）仿真与试验

采用PSPICE软件对主电路进行仿真，DC-DC直流驱动电源系统运行稳定试验效果比较良好。数字信号处理器在电源产品设计上的广泛应用，可以实现电源产品的高效、可靠及真正意义上的全数字化控制，提高控制电路的集成度和控制电路乃至整个系统的可靠性和可塑性。

人民邮电出版社23

4.3.2DSP在数字控制UPS电源中的应用1.数控UPS的应用优势数字化控制可采用先进的控制方法和智能控制策略，使得UPS的智能化程度更高，性能更加完美；控制灵活，系统升级方便，甚至可以在线修改控制算法，而不必对硬件电路做改动；控制系统可靠性提高，易于标准化；系统维护方便，系统一旦出现故障，可以方便地通过RS-232或USB接口进行调试，故障查询，历史记录查询，软件修复，甚至控制参数的在线修改和调试；系统一致性好，成本低，生产制造方便；易于组成并联运行系统。人民邮电出版社24

2.数字化控制的研究应用现状和发展趋势

很多厂家已经推出了自己的数字控制的UPS产品，如APC、三菱公司等。然而目前市面上的UPS大多数仍然采用模拟控制。可见数字化UPS的产品化仍有很大的发展空间。今后UPS的主要发展趋势如下：大型化智能化高频化高可靠性功率因数校正人民邮电出版社25

3.DSP控制的UPS工作流程

当市电正常，输入电压、频率在允许的范围时，PFC部分对输入进行功率因数校正，使得该系统的输入功率因数为0.98左右，同时避免对电网产生污染，输入的市电经PFC环节变换得到400V直流输出电压，为后面的逆变电路提供能量。同时DC/DC部分仍然在正常工作，只是由于电池电压经过DC/DC电路变换得到360V输出电压，略小于市电经PFC变换得到的直流母线电压，这样通过二极管就将它和直流母线隔离，DC/DC部分空载运行，处于热备用状态。人民邮电出版社26

当市电不正常时，市电掉电或者输入电压、频率不在允许的范围时，市电经PFC得到直流母线电压迅速降低，当低于360V时，二极管导通，使得直流母线电压维持在360V，此时逆变器得到的能量是由电池电压经由DC/DC电路变化得到的直流母线电压。无论市电是否正常逆变部分均可以正常工作。一般蓄电池可提供几分钟到几十分钟的后备供电时间，大容量的电池组的后备供电时间可以达到几个到十几个小时。经处理以后的市电同时还送给市电电压/流相位测量电路，产生市电电压信号和相位信号，供微处理器电压/流测量和同步锁相之用。这样就实现了对负载的不间断供电。人民邮电出版社27

4.DSP控制的UPS组成结构

主要由输入功率因数校正、逆变部分、DC/DC等组成。人民邮电出版社28

5.DSP控制的UPS结构功能（1）UPS的功率校正电路

主要由功率管T5、电感L1、二极管D1、电容C1组成。人民邮电出版社29

（2）正弦逆变电路结构

主要由电容C1，功率管T1、T2、T3、T4组成的逆变桥，电感L2，电容C2等组成。人民邮电出版社30

（3）DC/DC电路结构

主要由高频变压器、功率管T6、T7，整流二极管D33、D34、D35、D36，电容C31等组成。人民邮电出版社31

（4）UPS其他结构功能

同时通过SCI和SPI来实现整台UPS的监控程序，通过SCI口和微机进行通信，实现远程监控是全数化UPS的重要结构功能。一方面，在UPS运行时出现市电故障或停电时，UPS会利用上述通信通道向由它供电的计算机网络传送因市电故障产生的报警信号。当长时间停电，而电池组的供电电压要低于临界放电电压时，计算机网络会在UPS电源发出自动关闭命令的驱动下，完成数据的保存和设备的保护。人民邮电出版社32

另一方面，提供一个友好的人机界面，实时监视UPS的运行参数，方便用户的参数修改，同时便于用户查询UPS运行的历史记录。还可以在计算机网络上对UPS进行定时的开机/自动关机操作。为实现上述控制功能，还可以提供RS-232和RS-485通信接口，用户可根据实际情况任选一种。对于要求执行网络管理功能的UPS，应配置有简单的网络管理协议（SNMP）适配器或适配卡。人民邮电出版社33

4.3.3DSP在有源滤波中的应用1.DSP在有源滤波中的应用优势运算速度快；编程方便；稳定性及可重复性好；精度高；集成便捷。人民邮电出版社34

2.有源滤波的基本原理人民邮电出版社35

3.硬件设计系统的硬件部分主要由4个模块组成，即DSP算法实现和输出控制模块、数据采集模块、CPLD逻辑控制及液晶键盘模块、补偿电压输出模块。人民邮电出版社36

4.软件设计系统的软件设计主要有以下几个部分组成：系统初始化程序，FFT谐波分析程序，串口通信程序，中断处理程序。其中中断处理程序包括：电压过零捕捉中断、A/D采样转换中断、键盘信号输入中断、事件处理器周期中断、IPM故障处理终端等。人民邮电出版社37

系统软件设计框图如下：人民邮电出版社38

4.4MCU4.4.1MCU的发展1.MCU的发展历程单片机出现的历史并不长，但发展十分迅猛。它的产生与发展和微处理器的产生与发展大体同步，自1971年美国Intel公司首先推出4位微处理器以来，它的发展到目前为止大致可分为5个阶段。下面以Intel公司的单片机发展为代表加以介绍。人民邮电出版社39

1971-1976

单片机发展的初级阶段。1971年11月Intel公司首先设计出集成度为2000只晶体管/片的4位微处理器Intel4004,并配有RAM、ROM和移位寄存器,构成了第一台MCS—4微处理器,而后又推出了8位微处理器Intel8008,以及其它各公司相继推出的8位微处理器。1976-1980低性能单片机阶段。以1976年Intel公司推出的MCS—48系列为代表,采用将8位CPU、8位并行I/O接口、8位定时/计数器、RAM和ROM等集成于一块半导体芯片上的单片结构,虽然其寻址范围有限（不大于4KB）,也没有串行I/O,RAM、ROM容量小,中断系统也较简单,但功能可满足一般工业控制和智能化仪器、仪表等的需要。人民邮电出版社40

1980-1983

高性能单片机阶段。这一阶段推出的高性能8位单片机普遍带有串行口,有多级中断处理系统,多个16位定时器/计数器。片内RAM、ROM的容量加大，且寻址范围可达64KB，个别片内还带有A/D转换接口。1983-80年代末

16位单片机阶段。1983年Intel公司又推出了高性能的16位单片机MCS－96系列,由于其采用了最新的制造工艺,使芯片集成度高达12万只晶体管/片。1990年代

单片机在集成度、功能、速度、可靠性、应用领域等全方位向更高水平发展。人民邮电出版社41

到目前为止，中国的单片机应用和嵌入式系统开发走过了二十余年的历程，随着嵌入式系统逐渐深入社会生活各个方面，单片机课程的教学也有从传统的8位处理器平台向32位高级RISC处理器平台转变的趋势，但8位机依然难以被取代。国民经济建设、军事及家用电器等各个领域，尤其是手机、汽车自动导航设备、PDA、智能玩具、智能家电、医疗设备等行业都是国内急需单片机人才的行业。行业高端目前有超过10余万名从事单片机开发应用的工程师，但面对嵌入式系统工业化的潮流和我国大力推动建设“嵌入式软件工厂”的机遇，我国的嵌入式产品要溶入国际市场，形成产业，则必将急需大批单片机应用型人才，这为高职类学生从事这类高技术行业提供了巨大机会。人民邮电出版社42

2.典型MCU产品

人民邮电出版社43

4.4.2MCU的基本架构程序内存随机存取内存累积器缓存器堆栈及堆栈指针运算逻辑单元输入/输出（I/O）模块定时器计数器中断人民邮电出版社44

4.4.3MCU的软件开发流程1.交叉开发人民邮电出版社45

2.交叉编译

交叉编译是在宿主平台上使用特殊的编译器生成目标平台的可执行代码。GCC是现阶段被广泛使用的开放源码的编译器。人民邮电出版社46

3.交叉调试（1）在线调试在线仿真片上调试ROM监控器远程调试（2）模拟调试人民邮电出版社47

4.4.4MCU的软件仿真技术1.仿真原理

基于Windows的汇编级的软件仿真器是用软件仿真实现各硬件的功能，并通过指令解释的方法完成指令功能的仿真过程。一个仿真器就是一个特定的目标板，在实际应用过程中通常可以采用构件设计实现，仿真构建包含3个重点要素：内部属性、功能模块及对外接口。内部属性对应着各硬件的属性；功能模块是对硬件功能的仿真；对外接口是各硬件所能提供的相应接口。人民邮电出版社48

2.仿真过程硬件初始化，生成目标MCU的软件仿真器；指令集的仿真；仿真调试。人民邮电出版社49

3.仿真分类按照仿真时钟与实际时钟的时间比例关系，可分为实时仿真、亚实时仿真和超实时仿真；按照所研究的系统不同，可分为连续系统仿真和离散系统仿真；按照仿真手段，可分为软硬件结合的仿真和软件仿真，软件仿真器又可再细分为结构仿真器和指令集仿真器。人民邮电出版社50

4.4.5MCU的抗干扰技术1.硬件抗干扰技术抗电磁干扰；小信号传输中的畸变；减小电源的干扰；配置去耦电容；良好接地；印制线路板要合理布局；耦合技术：光电隔离和电磁隔离。人民邮电出版社51

2.软件抗干扰技术设计自检程序；冗余技术；软件陷阱技术；软件“看门狗”技术；程序自动恢复入口方法；数字滤波法；干扰避开法；开关量输入/输出抗干扰措施。人民邮电出版社52

4.5可编程逻辑控制技术4.5.1PLC的组成结构1.硬件结构（1）CPUCPU速度和内存容量是PLC的重要参数，它们限制着控制规模。CPU主要由运算器、控制器、寄存器及实现它们之间联系的数据、控制及状态总线构成，CPU单元还包括外围芯片、总线接口及有关电路。人民邮电出版社53

（2）I/O模块常用I/O分类如下：开关量：按电压水平分，有220VAC、110VAC、24VDC；按隔离方式分，有继电器隔离和晶体管隔离。模拟量：按信号类型分，有电流型、电压型等；按精度分，有12bit、14bit、16bit等。特殊的I/O模块：热电阻、热电偶、脉冲等模块。人民邮电出版社54

（3）电源模块PLC电源用于为PLC各模块的集成电路提供工作电源。同时有的还为输入电路提供24V的工作电源。电源输入类型有：交流电源（220VAC或110VAC），直流电源（常用为24VAC）。人民邮电出版社55

（4）PLC系统的其他设备编程设备人机界面输入/输出设备人民邮电出版社56

（5）PLC的通信联网

PLC具有通信联网功能，它使PLC与PLC之间、PLC与上位计算机以及其他智能设备之间能够交流信息，形成一个统一的整体，实现分散集中控制。对于数字电源系统的系统集成来讲，选择数字控制信号的传输网络的要求是：网络必须是开放的，以便设备的集成和系统的扩展；必须较深入地了解该网络标准的协议、机制；综合考虑系统成本、设备兼容性、现场环境适用性等具体问题，确定不同层次所使用的网络标准。人民邮电出版社57

2.软件组成PLC的软件由系统程序和用户程序组成。系统程序由PLC制造厂商设计编写，并存入PLC的系统存储器中，用户不能直接对其读写与更改。系统程序一般包括系统诊断程序、输入处理程序、编译程序、信息传送程序、监控程序等。PLC的用户程序是用户利用PLC的编程语言，根据控制要求编制的程序。在PLC的应用中，最重要的是用PLC的编程语言来编写用户程序，以实现控制目的。人民邮电出版社58

4.5.2PLC的工作原理公共处理：CPU进行复位监视定时器、硬件检查、用户内存检查等操作；执行用户程序：CPU逐条解释和执行用户程序；扫描周期的计算；刷新I/O：CPU主要做读各输入点的状态和读输出元件映像寄存器的状态两件事；外设端口服务：CPU完成与外设端口连接到外围设备或通信适配器的通信处理。人民邮电出版社59

人民邮电出版社60

4.6可编程逻辑器件4.6.1可编程逻辑器件的发展1.可编程逻辑器件的发展历程70年代：出现只读存储器PROM(ProgrammableReadonlyMemory)，可编程逻辑阵列器件PLA(ProgrammableLogicArray)；70年代末：AMD推出了可编程阵列逻辑PAL(ProgrammableArrayLogic)；80年代：Lattice公司推出了通用阵列逻辑GAL(GenericArrayLogic)；人民邮电出版社61

80年代中：Xilinx公司推出了现场可编程门阵列FPGA(FieldProgrammableGateArray)。Altera公司推出了可擦除的可编程逻辑器件EPLD(EraseProgrammableLogicDevice)，集成度高，设计灵活，可多次反复编程；90年代初：Lattice公司又推出了在系统可编程概念ISP及其在系统可编程大规模集成器件ispLSI)；现以Xilinx、Altera、Lattice为主要厂商，生产的FPGA单片可达上千万门、速度可实现550MHz，采用65nm甚至更高的光刻技术。人民邮电出版社62

2.可编程逻辑器件的发展趋势向高密度、高速度、宽频带的百万门系统的方向发展；向系统可重构的方向发展；向低电压、低功耗和绿色化方向发展；向高速可预测延时器件的方向发展；向混合可编程技术方向发展。人民邮电出版社63

3.可编程逻辑结构可编程逻辑器件(PLD)由输入缓冲器、与阵列、或阵列、输出缓冲器等4部分功能电路组成。人民邮电出版社64

与阵列和或阵列是PLD的核心，通过用户编程可实现“与-或”逻辑。其中，与阵列产生逻辑函数所需的与项（乘积项），而或阵列选择所需的与项，实现或逻辑，构成“与-或”逻辑函数（乘积项之和）。输入缓冲电路主要对输入变量进行预处理，为与阵列提供互补的输入变量，即原变量和反变量。

人民邮电出版社65

输出缓冲电路主要用来对输出的信号进行处理。对于不同的PLD，其输出缓冲电路的结构后很大的差别，通常含有三态门、寄存器、逻辑宏单元等。用户可根据需要进行编程，实现不同类型的输出结构，即能输出组合逻辑信号，也能输出时序逻辑信号，并能决定输出信号的极性。输出缓冲电路还可以把某些输出端，经反馈通路引回到与阵列，使输出端具有I/O功能。人民邮电出版社66

4.6.2可编程逻辑器件的技术特点研制周期缩短开发成本降低设计灵活可靠人民邮电出版社67

4.6.3可编程逻辑器件的编程元件1.熔丝和反熔丝开关元件采用熔丝编程工艺的PLD有PROM、PAL、EPLD及FPGA的一部分产品。这种编程方式速度较高，但功耗大。它的主要缺点是熔丝烧断后不能恢复，因此只能一次性编程，不能重复编程和修改。一次性编程的PLD不适宜在系统的研制、开发和实验阶段使用。另外，熔丝元件要留出较大的保护空间，因此占用芯片的面积也比较大。人民邮电出版社68

人民邮电出版社69

2.紫外线擦除、电改写的EPROM（UVEPROM）紫外线擦除、电改写的EPROM采用了浮栅编程技术。它的存储单元多采用N沟道叠栅MOS管（SIMOS），除控制栅外，还有一个无外引线的栅极，称为浮栅。当浮栅上无电荷时，给控制栅（接在行选择线上）加上控制电压，MOS管导通；而当浮栅上带有负电荷时，则衬底表面感应的是正电荷，使得MOS管的开启电压变高；如果给控制栅加上同样的控制电压，MOS管仍处于截止状态。由此可见，SIMOS管可以利用浮栅是否积累有负电荷来存储二值数据。人民邮电出版社70

在写入数据前，浮栅是不带电的，要使浮栅带负电荷，必须在SIMOS管的漏、栅极加上足够高的电压（如25V），使漏极及衬底之间的PN结反向击穿，产生大量的高能电子。这些电子穿过很薄的氧化绝缘层堆积在浮栅上，从而使浮栅带有负电荷。当移去外加电压后,浮栅上的电子没有放电回路，能够长期保存。当用紫外线或X射线照射时，浮栅上的电子形成光电流而泄放，从而恢复写入前的状态。照射一般需要15至20分钟。为了便于照射擦除，芯片的封装外壳装有透明的石英盖板。EPROM的擦除为一次全部擦除，数据写入需要通用或专用的编程器。人民邮电出版社71

SIMOS管的结构原理和符号人民邮电出版社72

3.电擦除、电编程的EEPROMEEPROM是采用另一种浮栅技术生产的可编程存储器。它与叠栅MOS管的不同之处在于浮栅延长区与漏区之间的交叠处有一个厚度约为80埃的薄绝缘层，当漏极接地，控制栅加上足够高的电压时，交叠区将产生一个很强的电场，在强电场的作用下，电子通过绝缘层到达浮栅，使浮栅带负电荷。这一现象称为“隧道效应”，因此，该MOS管也称为隧道MOS管。相反，当控制栅接地漏极加一正电压，则产生与上述相反的过程，即浮栅放电。人民邮电出版社73

与SIMOS管相比，隧道MOS管也是利用浮栅是否积累有负电荷来存储二值数据的，不同的是隧道MOS管是利用电擦除的，并且擦除的速度要快得多。EEPROM电擦除的过程就是改写过程，它是以字为单位进行的。EEPROM具有ROM的非易失性，又具备类似RAM的功能，可以随时改写（可重复擦写1万次以上）。目前，大多数EEPROM芯片内部都备有升压电路。因此，只需提供单电源供电，便可进行读、擦除/写操作，为数字系统的设计和在线调试提供了极大的方便。人民邮电出版社74

EEPROM的结构示意图人民邮电出版社75

4.闪存的特性与编程SiO2快闪存储器存储单元的MOS管结构与SIMOS管类似，但有两点不同，一是快闪存储器存储单元MOS管的源极N+区大于漏极N+区，而SIMOS管的源极N+区和漏极N＋区是对称的；二是浮栅到P型衬底间的氧化绝缘层比SIMOS管的更薄。这样，可以通过在源极上加一正电压，使浮栅放电，从而擦除写入的数据。人民邮电出版社76

由于快闪存储器中存储单元MOS管的源极是连接在一起的，所以不能象EEPROM那样按字擦除，而是类似EPROM那样整片擦除或分块擦除。整片擦除只需要几秒钟，不像EPROM那样需要照射15到20分钟。快闪存储器中数据的擦除和写入是分开进行的，数据写入方式与EPROM相同，需输入一个较高的电压，因此要为芯片提供两组电源。一个字的写入时间约为200微秒，一般可以擦除/写入100次以上。人民邮电出版社77

快闪存储器存储单元MOS管剖面结构示意图人民邮电出版社78

5.SRAM编程元件

与浮栅型熔丝结构基本相同。SRAM编程技术是在FPGA器件中采用的主要编程工艺之一。SRAM型的FPGA是易失性的，断电后其内部编程数据（构造代码）将丢失，需在外部配接ROM存放FPGA的编程数据。可反复编程，实现系统功能的动态重构每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序。人民邮电出版社79

4.7CPLD/FPGA的发展与应用4.7.1FPGA的发展1.FPGA在国内的发展与国外FPGA技术的迅速发展相比，国内在可编程逻辑器件领域还处于起步阶段。目前我国对于FPGA的研究还是以应用为主，而在产品制造上还处于空白。由于目前国内采用FPGA器件全部依靠进口，严重制约了我国的经济、技术上的发展。人民邮电出版社80

2.FPGA的发展趋势大容量、低电压、低功耗FPGA系统级高密度FPGAFPGA和ASIC出现相互融合动态可重构FPGA人民邮电出版社81

3.FPGA的基本结构

FPGA由可编程逻辑块（CLB）、输入/输出模块（IOB）及可编程互连资源（PIR）等三种可编程电路和一个SRAM结构的配置存储单元组成。CLB是实现逻辑功能的基本单元，它们通常规则地排列成一个阵列，散布于整个芯片中；可编程输入/输出模块（IOB）主要完成芯片上的逻辑与外部引脚的接口，它通常排列在芯片的四周；可编程互连资源（IR）包括各种长度的连线线段和一些可编程连接开关，它们将各个CLB之间或CLB与IOB之间以及IOB之间连接起来，构成特定功能的电路。人民邮电出版社82

FPGA的基本结构图人民邮电出版社83

4.FPGA设计的指导原则原则一：面积与速度的平衡与互换应在满足设计时序和工作频率要求的前提下，占用最小的芯片面积；或者在所规定的面积下，使得设计的时序余量最大，能够在更高的频率上稳定运行。通常，在资源足够的情况下，更多是选择速度的最优，这也是FPGA的特点。在具体设计中，应根据具体性能指标要求，在保证系统功能和性能的同时，降低资源消耗从而降低功耗和成本。

人民邮电出版社84

原则二：硬件原则首先，要注意FPGA的逻辑设计所采用的硬件描述语言VHDL或Verilog与软件语言C和C＋＋有本质区别，在使用硬件描述语言进行设计时，不应片面追求代码的简洁。其次，要采用正确的编码方法。要对所需实现的硬件电路的结构和相互连接有清晰的理解和构想，然后再用适当的VHDL语言表达出来。实际上综合软件对所写的代码在进行推论的时候，得到的硬件结果会因编码方式的不会而不同，直接影响硬件的实现。

人民邮电出版社85

原则三：系统原则FPGA作为硬件系统设计，应该对设计全局进行宏观上的合理安排，包括逻辑功能模块划分、时钟域信号的产生和驱动、模块复用、时序或引脚约束、面积速度折衷等。这些系统上的考虑不仅关系到是否能够最大程度地发挥项目成员的协同设计能力，而且直接决定着设计的综合、实现效果和相关的操作时间。模块化设计是系统原则的一个很好体现，它是自顶向下、模块划分、分工协作设计思路的集中体现，是大型复杂系统的推荐设计方法。图1是模块化设计的简单流程。

人民邮电出版社86

原则三：同步原则在设计电路时，可以有异步电路和同步电路两种实现方法。异步电路使用组合逻辑电路实现，没有统一的时钟信号，容易产生毛刺和竞争冒险；同步时序电路使用组合逻辑和触发器实现电路功能，主要信号和输出信号都由时钟驱动触发器产生，能够避免毛刺，信号稳定。·从资源使用方面考虑，推荐使用同步设计。虽然在ASIC设计中同步电路比异步电路占用的面积大，但是在FPGA中，是以逻辑单元衡量电路面积的，所以同步设计并不比异步设计浪费资源。人民邮电出版社87

从延迟设计方面考虑，异步电路的延时靠门延时来实现，比较难预测；同步电路使用计数器或触发器实现延时。同步设计时钟信号的质量和稳定性决定了同步时序电路的性能，FPGA的内部有专用的时钟资源，如全局时钟布线资源、专用的时钟管理模块DUL、PLL等。目前商用的FPGA都是面向同步的电路设计而优化的，同步时序电路可以很好地避免毛刺，提倡在设计中全部使用同步逻辑电路。特别注意，不同的时钟域的接口需要进行同步。

人民邮电出版社88

4.7.2CPLD/FPGA开发流程人民邮电出版社89

4.7.3CPLD/FPGA开发工具设计输入编辑器HDL综合器仿真器适配器（布局布线器）下载器（编程器）人民邮电出版社90

4.7.4CPLD与FPGA的应用优势比较1.CPLD/FPGA的主要特点速度快规模大灵活性好设计开发简单功能强大人民邮电出版社91

2.CPLD与FPGA的性能比较人民邮电出版社92

FPGA采用SRAM进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。FPGA器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结合起来实现。CPLD的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。人民邮电出版社93

FPGA为细粒度结构，CPLD为粗粒度结构。FPGA内部有丰富连线资源，CLB分块较小，芯片的利用率较高。CPLD的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线，因此CPLD利用率较FPGA器件低。FPGA为非连续式布线，CPLD为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但走的路线不同，因此延时不易控制，要求开发软件允许工程师对关键的路线给予限制。CPLD每次布线路径一样，CPLD的连续式互连结构利用具有同样长度的一些金属线实现逻辑单元之间的互连。连续式互连结构消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。CPLD的延时较小。人民邮电出版社94

4.7.5硬件描述语言1.VHDL语言VHDL（Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage）诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。人民邮电出版社95

VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分，及端口）和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。人民邮电出版社96

（1）VHDL的设计流程文本编辑用任何文本编辑器都可以进行，也可以用专用的文本编辑环境，通常VHDL文本保存为.vhd文件；功能仿真将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否争取啊（也称为前仿真，对简单的电路可以跳过这一步，只在布线完成后进行时序仿真）；逻辑综合将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式和信号连接关系，逻辑综合软件会生成.edf的EDA工业标准文件；人民邮电出版社97

布局布线将.edf文件调入PLD厂家提供的软件中进行布线，即把设计好的逻辑安放到FPGA中；时序仿真需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序（也称为后仿真）；仿真下载确认仿真无误后，将文件下载到芯片中。人民邮电出版社98

（2）VHDL设计单元模型

一个完整的VHDL程序包括：实体、结构体、配置、程序包和库。实体和结构体是VHDL设计文件的两个基本组成部分：实体部分描述设计系统的外部接口信号（即输入/输出信号）；结构体用于描述系统的内部电路；配置用于从库中选取所需元件安装到设计单元的实体中；包存放各设计模块能共享的数据类型、常数、子程序等；库用于存放已编译的实体、结构体、包集合和配置。人民邮电出版社99

库、程序包实体结构体进程或其他并行结构结构体进程或