第2章-PC系统及PC机接口基础

专题1存储系统、存储器及译码1存储系统与半导体存储器的分类1.1存储系统计算机的存储器外存储器作用：用于存放当前运行的程序和数据，是主机一部分。特点：通常用半导体存储器作为内存储器。内存速度较高，CPU可直接读写。作用：用于存放暂时不用的程序和数据。特点：容量大、速度较低、CPU不能直接读写。内存储器存储系统

通过软、硬件结合，形成了内存-外存的存储层次，即存储系统。

速度方面，内存比CPU大约慢一个数量级，存在速度匹配的瓶颈。在CPU和内存中间增加一层高速Cache，又构成了高速缓存（Cache）-内存层次。要求Cache速度与CPU速度匹配或接近。完全由硬件来实现高速缓存-内存的地址映像技术。

高速缓存（Cache）-内存层次解决提高存储速度问题内存-外存存储层次解决了大容量和低成本的矛盾。

内存一般用来存放当前活跃的程序和数据。目前主要采用半导体存储器，使用随机存取方式

外存用于存放当前不活跃的程序和数据。一般采用软盘、硬磁盘、光盘、优盘

cache用在CPU与内存之间，在交换信息时起缓冲作用。

CacheCPU内存储器外存储器2个层次三级体系：1.2半导体存储器的分类及特点1.半导体存储器的分类按器件原理分：有双极型、MOS型存储器；分类新近推出闪速存储器（Flash），既具有RAM易读、写、体积小、集成度高、速度快等优点，又有ROM断电后信息不丢失等优点。按存取方式分：有随机存取（RAM）和只读存储器（ROM）；按存储原理分：有静态（SRAM）和动态（DRAM）半导体存储器的分类1.2半导体存储器的分类及特点2.半导体存储器的性能指标性能指标:功耗、可靠性、容量、价格、集成度、存取速度从功能和接口电路角度，最重要是芯片的存取容量和速度。（1）存储容量 存储容量是指存储器存放二进制信息的总位数即：存储容量=存储单元数×单元的位数。芯片的容量通常采用比特（Bit）作为单位。如N×8、N×4、N×1这样的形式来表示芯片的容量(集成方式)。计算机中一般以字节B（Byte）为单位，如256KB、512KB等。大容量的存储器用MB、GB、TB为单位。

2存储器层次结构及译码电路2.1存储器层次结构把不同存储容量、存取速度和价格的存储器按层次结构组成多层存储器，并通过管理软件和辅助硬件有机组合成统一的整体，使所存放的程序和数据按层次分布在各种存储器中。

主要由高速缓冲存储器Cache、主存储器和辅助外存组成。2.1存储器层次结构微型计算机存储层次图

呈现金字塔形结构，越往上存储器件的速度越快，CPU的访问频度越高；同时价格也越高，系统拥有量越小。2.1存储器层次结构微型计算机存储层次图

寄存器位于塔顶端，数量有限、存取速度最快。向下依次是Cache、主存储器、辅助存储器。位于塔底的存储设备，其容量最大，每位价格最低，但速度最慢。2.1存储器层次结构狭义三层：Cache、内存、外存。广义四层：加上CPU寄存器构成微处理器四层存储体系。存储器的层次结构主要体现在缓存主存和主存辅存这两个存储层次上。微型计算机存储层次图2.2存储器片内译码1.译码器的译码原理

译码（解码）：输入二进制代码→对应的控制信号。 译码器：一个有多个输入和多个输出的组合电路。译码器结构框图输入n与输出m关系2n=mA1A0Yi00Y001Y110Y211y32.2存储器片内译码两位二进制译码器图01111010010A1A0011111111选通输入控制端E2.2存储器片内译码2.存储器片内译码方式（1）单译码方式（一维译码）（2）双译码方式（二维译码）

单译码特点：译码电路简单；同样的存储单元，需要较多的输入线。

地址线分成两组，一组作为行地址译码选择，另一组作为列地址译码选择，这样构成一种二维地址译码方式。3随机存储器（RAM）3.1静态存储器（SRAM）由两个增强型的NMOS反相器交叉耦合而成4.特点: 集成度低， 功耗较大。 速度快，稳定； 无刷新电路。3.1静态存储器1.型号介绍SRAM的不同规格，如2101（256×4位）、2102（1K×1位）、2114（1K×4位）、4118（1K×8位）、6116（2K×8位）已停产，很难买到。

现在常用型号：6264（8K×8位）和62256（32K×8位）等。2.61166116是2KB静态存储器芯片。3.1静态存储器6116真值表工作方式I/O线状态功率状态H××没选中高阻备用状态LL×写入DIN运行状态LHL读出DOUT运行状态LHH－高阻运行状态3.2动态读写存储器（DRAM）1.动态读写原理DRAM是利用电容存储电荷的原理来保存信息的，它将晶体管电容的充电状态和放电状态分别作为1和0。特点：集成度高，功耗低。速度慢于SRAM，需要不断刷新。3.2动态读写存储器（DRAM）2.DRAM的刷新

刷新即对基本存储电路进行补充电荷

就是每隔一定时间（一般2ms）对DRAM的所有单元进行读出，经读出放大器放大后再重新写入原电路中，以维持电容上的电荷，进而使所存信息保持不变。（1）正常读/写存储器也是一次刷新（2）每隔2mS单独周期性刷新一次●结构上是采用按行刷新-----其时间称为刷新周期。●内部划分成小矩阵，这样所有的矩阵同时进行刷新。3.2动态读写存储器（DRAM）3.DRAM芯片举例

目前常用的有4164（64K×1Bit）、41256（256K×1Bit）、41464（64K×4Bit）和414256（256K×4Bit）等类型。（1）DRAM4164的存储芯片结构3.2动态读写存储器（DRAM）

要点：1.数据线与芯片位数一致，一般为8位居多；2.控制线一般具有读、写、片选信号；3.地址线随芯片存储容量线性变化。1K单元：1024=21010根地址线2K=11根，4K=12根8K=13根但二次锁存地址的芯片有差别。5CPU与存储器的连接5.1连接存储器的基本问题1.把握要领---紧扣三总线CPU与存储器连接示意

AB地址总线与容量对应；均经锁存器与M全部对应相连接。

DB数据总线根据4、8位不同，分别与高8位或低8位对应连接。

CB控制总线一般考虑CS、WE、RD、M/IO及相应的控制逻辑。5.1连接存储器的基本问题2.综合考虑的因素1）CPU总线的带负载能力

可加驱动器或缓冲器2）速度匹配与时序控制尽量选快速芯片3）数据通路匹配

存储器以字节为，16位或32位数据，放连续的几个内存单元中，称为“字节编址结构”。（奇、偶体）4）合理的内存分配分为ROM区和RAM区单元的位数与其数据线数相对应：

3.存储器的片选与地址分配

10位地址，1024单元8位地址，256单元

1)正确连接存储器的关键点合理分配存储空间，并正确译码！

芯片的片选信号和字选控制

当CS（或CE）=0时，芯片被选中当CS（或CE）

=

1时，芯片被封锁芯片单元与地址线数相对应存储容量＝1024×8=8K位＝1K字节8根数据线

◆芯片选择：在芯片地址线位数的基础上扩展地址线，

3.存储器的片选与地址分配每只芯片均有一条片选线CS(CE)，选通芯片。◆片内地址：由存储器芯片上地址线编码决定。扩展多芯片时解决2个问题：扩展线位数n与扩展芯片N的关系为

2n=N2)地址线位数扩展及地址分配CS。并由扩展线控制芯片的片选3.存储器的片选与地址分配例如扩展4片4KB字节的存储器，则第3只芯片的地址：A11A00000

0000

0000→B000H1111

1111

1111→BFFFH

12位芯片内地址★同容量存储芯片的地址线扩展

扩展的地址编码放在高位，芯片地址编码放在低位。最低最高A15A14A13A12

1011

1011

3位扩展地址

★不同容量存储芯片地址线扩展以地址线位数最多的芯片为准进行扩展，在差别位置插入无关位。3.存储器的片选与地址分配例如扩展1片4K字节和1片8K字节存储器。A14A13A12A11A08KB芯片10

0

0000

0000

0000→4000H～

10

1

1111

1111

1111→5FFFH4KB芯片01

×

0000

0000

0000→2000H～

01

×

1111

1111

1111→3FFFH插入无关位的第二种方法（可扩展的地址线充足时）★不同容量存储芯片地址线扩展以地址线位数最多的芯片为准进行扩展，在差别位置插入无关位。3.存储器的片选与地址分配例如扩展1片4K字节和1片8K字节存储器。A15A14A13A12A11A08KB芯片10×0

0000

0000

0000→8000H(A000H)

10×1

1111

1111

1111→9FFFH(BFFFH)4KB芯片01××

0000

0000

0000→4000H(6000H)

01××

1111

1111

1111→4FFFH(6FFFH)5.2存储器的译码方法1.线选译码法▲方法：用某一扩展位直接作为片选信号。▲优点：无译码电路，线路简单，成本低。▲缺点：有地址重叠现象,浪费大量的存储空间。图6.24存储器线选译码电路图5.2存储器的译码方法1.线选译码法▲方法：用某一扩展位直接作为片选信号。▲优点：无译码电路，线路简单，成本低。▲缺点：有地址重叠现象,浪费大量的存储空间。图6.24存储器线选译码电路图A14A13A12在同一时刻只能有一位为0其中：A12=0选中片1，地址空间为6000H～6FFFH；

（A15的无关）重叠区域之一为E000H～EFFFH;

A13=0选中片2，地址空间为5000H～5FFFH；A14=0选中片3，地址空间为3000H～3FFFH。A2A1A0Yi000001010

0111001011101115.2存储器的译码方法74LS-138是常用的3-8译码器图6.6片选控制译码逻辑0110111011102.全译码法常用译码器有双2-4译码器、3-8译码和4-16译码器等。5.2存储器的译码方法2.全译码法▲方法：低位地址线作片内字选；高位扩展线全部参加译码。▲缺点：需加译码电路▲优点：无地址重叠现象，地址空间唯一性。6.25全译码法的存储器系统电路图5.2存储器的译码方法3.部分译码法一部分空余地址线参加译码一部分用于线选连接图6.26片选方式的选择要根据系统复杂程度综合分析确定。5.3存储器与CPU的连接

●N×1位芯片，扩展N个字节，用8片并列成一组；

●1K×4位芯片，扩展1KB,要用2片并列成一组。2.位扩展

★用多块存储器芯片重叠使用。并成一个字节或字长的存储体。

★主要是数据线按位排列，存放数据的某个对应位，并行连接到CPU的数据线上。

★组内每片的地址线、控制线并在一起；再与CPU的相应信号线连接。5.3存储器与CPU的连接2.位扩展读写片选控制线组内并联组内各芯片地址线并联数据线按位组分别连接DB5.3存储器与CPU的连接2.位扩展扩展第二组读写片选控制线组内并联组内各芯片地址线并联数据线按位组分别连接DB5.3存储器与CPU的连接3.字扩展要领：各位组地址线、数据线、读写控制线横向延伸串联。片选线经译码器分别连接！组2组1组4组3扩展容量256B×4组=1KB（组内256×4位×2片）5.4

CPU与存储器典型连接1.设计地址译码电路步骤：（1）确定(扩展)地址线数（2）确定地址分配（3）画地址分配图和位图（4）画出地址译码电路图并连接

实用中，应尽可能选择大容量片，以简化电路和减少板卡面积。5.4CPU与存储器典型连接

例如27C64和62C64构成32KB的EPROM和32KB的SRAM(0000H～0FFFH）。（1）确定地址线数27C6462C64芯片上13根A12～A032KBROM需4片32KBRAM需4片8片；扩展A15～A13作片选64KB连续地址空间需要16根5.4CPU与存储器典型连接芯片编号类型与容量地址范围0ROM8KB0000H～1FFFH1ROM8KB2000H～3FFFH2ROM8KB4000H～5FFFH3ROM8KB6000H～7FFFH4RAM8KB8000H～9FFFH5RAM8KBA000H～BFFFH6RAM8KBC000H～DFFFH7RAM8KBE000H～FFFFH(3)画出地址分配表和地址位图(2)确定地址分配

考虑地址连续，设计ROM占用前32KB,地址范围0～7FFFH；RAM占用后32KB,地址范围8000～0FFFFH。片间地址线片内地址线A15A14A13A12～A00000号ROM芯片0011号0102号0113号1004号RAM芯片1015号1106号1117号5.4CPU与存储器典型连接考虑M/IO=1才选中存储器，与G相连；A15~A13与译码输入端ABC连接。（4）画出地址译码电路问题！芯片内地址连续，但不适应分体结构5.4CPU与存储器典型连接芯片号类型与容量地址范围0ROM8KB0000H～3FFFH的偶数体1