AD-DA转换电路解析

D/AA/D转换电路在自动限制及自动检测系统中，常常须要将模拟信号变换为数字信号，或将数字信号转换为模拟信号，故须要相应的A/D和D/A转换电路。本章介绍常用D/A、A/D转换电路及工作原理，并简要介绍两种转换电路的常用指标参数：转换精度、转换误差及转换速度。数字逻辑电路电子教案

西北高校信息学院在过程限制和信息处理中常常遇到大量的连续变更的物理量，如话音、温度、压力、流量等，它们的值随时间连续变更。处理这些信号时，首先须要传感器将这些物理量转换为连续变更的电压或电流信号，再经模拟—数字转换电路（A/D）转换为数字量，送入计算机或数字限制电路进行处理。处理的结果又须要经过数字—模拟（D/A）转换变成电压、电流等模拟量实现自动限制。图示为一个典型的数字限制系统框图。

数字逻辑电路电子教案

西北高校信息学院可以看出，A/D转换和D/A转换是现代数字化设备中不行缺少的部分，是数字电路和模拟电路中间的接口电路。为了保证数据处理结果的精确性，要求A/D、D/A转换有确定的转换精度。同时，为了适应快速过程限制和检测的须要，A/D转换和D/A转换必需有足够快的转换速度。为此，转换精度和转换速度乃是衡量A/D转换和D/A转换性能优劣的主要标记。数字逻辑电路电子教案

西北高校信息学院数字逻辑电路电子教案

西北高校信息学院D/A转换器权电阻网络D/A转换电路电路由权电阻网络20R、21R、22R、23R，电子模拟开关S0、S1、S2、S3，基准电压UREF及求和运算放大器组成。输入4位数字量D3、D2、D1、D0分别限制模拟电子开关S3、S2、S1、S0的工作状态。当Di为“1”时，开关Si接通参考电压UREF，反之Di为“0”时，开关Si接地。求和运算放大器的输出电压为：数字逻辑电路电子教案

西北高校信息学院数字逻辑电路电子教案

西北高校信息学院

n位的权电阻D/A转换器，其输出电压为：上式表明，输出的模拟电压与输入的数字量大小成正比。当输入数字量全为0时，输出电压为0V；当输入数字量全为1时，输出电压为上述电路结构简洁，缺点是构成权电阻的阻值范围较宽，品种较多。为保证D/A转换的精度，要求电阻的阻值很精确，但要保证范围很宽的电阻均具有很高的精度，这给集成电路的生产带来了困难。因此，集成电路中较少接受这种DAC电路。数字逻辑电路电子教案

西北高校信息学院倒T型电阻网络D/A转换器电路由倒T型电阻网络、模拟开关和运算放大器组成。倒T型电阻网络由R、2R两种阻值的电阻构成。数字逻辑电路电子教案

西北高校信息学院输入数字量分别限制D3、D2、D1、D0分别限制模拟开关S3、S2、S1、S0的工作状态。数字逻辑电路电子教案

西北高校信息学院当Di为“1”时，Si接通集成运放的反相输入端，当Di为“0”时，Si接集成运放的同相输入端。集成运放的同相输入端接地，由于虚地，则反相输入端也相当接地。这样，不管开关SI接那边，流过各电阻支路的电流不变。依据电路的连接关系，标出各支路电流方向及大小如图示：流入集成运放反相输入端的电流由数字量Di限制，为0时，电流流入同相输入端，为1时流入反相输入端。输出电压为：数字逻辑电路电子教案

西北高校信息学院n位的权电阻D/A转换器，其输出电压为：与权电阻网络结论相同。数字逻辑电路电子教案

西北高校信息学院倒T型DAC电路只接受两种电阻，故在集成电路制造中广泛应用，是目前D/A转换器速度较快的一种。接受倒T形电阻网络的单片集成D/A转换器CB7520的电路原理图。输入为10位二进制数，接受CMOS电路构成的模拟开关。数字逻辑电路电子教案

西北高校信息学院D/A转换器的转换精度辨别率用输入的二进制数码的位数给出。辨别率为n位的D/A转换器，输出模拟电压给出2n不同等级的输出电压，对应代码从全0到全1分。辨别率越高，表明输出模拟电压可以辨别更小的电压。D/A转换器的转换精度通常接受辨别率和转换误差来描述。辨别率有时也用D/A转换器能够辨别出来的最小电压（此时输入数字代码只有最低有效位为1，其余各位都为0）与最大输出输出电压（此时输入数字代码全部各位都为1）之比给出。如10位的D/A转换器辨别率可以表示为：数字逻辑电路电子教案

西北高校信息学院然而，由于D/A转换器中的权电阻、模拟开关导通及截止时电阻、参考电压值、集成运算放大器等各个环节在参数和性能上均和理论值之间存在差异，所以实际能达到的精度要由转换误差来确定。它表示由各种因素引起的一个综合上与志向转换之间的最大偏差。常见的集成D/A转换器一类器件的内部只包含电阻网络和模拟开关，如CB7520。而另一类器件内部还包含运算放大器以及参考电压源的发生电路。为了获得高精度的D/A转换器，除了选择用高辨别率的D/A转换器，还要选用高稳定性的参考电压源和低漂移的运算放大器等。数字逻辑电路电子教案

西北高校信息学院D/A转换器的转换速度通常用建立时间tset来定量描述转换速度。建立时间是指，从输入数字量发生突变起先，直到输出电压进入与稳态值相差±1/2LSB范围内的这段时间。一般产品说明给出的都是输入从全0跳变为全1（或从全1变为全0）时的建立时间。目前在不包含运算放大器的单片集成D/A转换器中，建立时间最短的可达到0.1us以内，在包含运算放大器集成DAC中，建立时间最短的可以达到1.5us。外加运算放大器的DAC，建立时间包含运算放大器的建立时间，且为主要部分。为了获得较快的转换速度，应选用输出电压变更速度较快的运放。数字逻辑电路电子教案

西北高校信息学院A/D转换器A/D转换器的转换原理ADC电路是将输入在时间上连续的模拟信号转换为输出的离散数字信号，所以先要选定一系列时间点上的模拟信号即采（取）样，然后再把这些取样值转换成数字量。A/D转换电路一般要经过四部分电路的处理，取样保持、量化编码后，即可将模拟信号变换为数字信号。取样电路在输入的模拟信号上按取样时间（也称取样频率）选取一系列的瞬态模拟信号值。为了不丢失原模拟信号中的信息，取样时要遵守取样定理。即取样频率大于等于原模拟信号最高频率的2倍。之后，取样后的样本值应保持一段时间，以便后级量化编码电路转换为数字信号。数字逻辑电路电子教案

西北高校信息学院量化电路是用量化电平将取样到的模拟信号化分为量化阶梯，并按输出要表示的数字信号的位数将每一阶梯的模拟信号值表示为对应的数字信号，即完成编码。上述ADC电路可用方框图描述，并标出各输入输出的电压波形，便于同学理解。数字逻辑电路电子教案

西北高校信息学院量化编码原理用量化电平将取样到的模拟信号化分，从0到最大值，化分为一个个的量化区间，量化区间的个数与转换后数字量的位数对应，假如转换后的数字量为三位，则量化区间有8个。假如转换后的数字量为四位时，阶梯电压有16个。量化电平用Δ表示，值等于数字信号最小值对应的模拟信号值，若用三位数字量表示0~1的模拟信号，则001表示1/8V，量化电平为1/8V。最终，处于每一区间的模拟信号编码为对应的数字信号。用图表示如下：数字逻辑电路电子教案

西北高校信息学院要将0~1V的模拟电压转换为三位的二进制数，量化电平1/8V对应数字信号001，并化分区间如图示：然后将处于0~1/8V的模拟电压编码为000，处于1/8~2/8V的编为001，依次类推，处于7/8~1V的模拟电压编为111。可以看出，将模拟电压转换为数字信号时，量化时存在着误差，称为量化误差。最大等于量化电平Δ。数字逻辑电路电子教案

西北高校信息学院为了减小量化误差，量化时可用量化电平2/15V对应数字信号001量化如图示。将处于-1/15—1/15V的编为000，1/15—3/15V编为001，依次类推，处于13/15—1V的模拟电压编为111。可以看出，最大等于量化电平Δ/2。数字逻辑电路电子教案

西北高校信息学院图中T为N沟道增加型MOS管，作模拟开关用。当取样信号ul为高电平常T导通，输入信号uI经电阻RI和T向电容CH充电。若取RI=RF，并忽视运算放大器的输入电流，则充电结束后取样保持原理电路数字逻辑电路电子教案

西北高校信息学院当ul为低电平常，MOS管截止。由于CH上的电压在一段时间内基本保持不变，所以uo也保持不变，取样结果被保存下来。CH的漏电流越小，运算放大器的输入阻抗越高，uo保持的时间越长。数字逻辑电路电子教案

西北高校信息学院取样保持集成电路LF198电路如图示。A1、A2是两个运算放大器，S为模拟开关，L是限制S状态的逻辑单元。ul和VREF是逻辑单元的两个输入电压信号，当ul大于VREF+VTH时S接通，而当ul小于VREF+VTH时S断开。VTH称阈值电压。数字逻辑电路电子教案

西北高校信息学院当ul=1时电路处于取样工作状态，这时S闭合，A1和A2均工作在单位增益的电压跟随器状态，所以有：取样结束时ul回到低电平，电路进入保持状态。这时S断开，CH上的电压基本保持不变，因而输出电压也得以维持原来的数值。数字逻辑电路电子教案

西北高校信息学院干脆A/D转换电路并联比较型A/D转换电路数字逻辑电路电子教案

西北高校信息学院电路由电阻网络、电压比较器、寄存器和代码转换电路三部分组成。电阻网络将参考电压分压为1/15VREF、3/15VREF、…、13/15VREF等，做7个电压比较器的比较电平，实现将0~VREF用量化电平2/15VREF量化区分，输入电压uI与上述电平比较，比较结果在CP上升沿时，存入7个寄存器，然后由代码转换电路编码为三位二进制数。比较电平的计算如下：将电路的工作过程用表格列出来如：数字逻辑电路电子教案

西北高校信息学院数字逻辑电路电子教案

西北高校信息学院代码电路的输入为寄存器的输出，输出为数字信号，依据上式的真值表，求得各输出的逻辑表达式为：并联比较型ADC电路转换速度快，从CP的上升沿算起，电路完成一次转换所需的时间只包括一级触发器的翻转时间和三级门电路的传输延迟时间。目前，输出8位的并联比较型ADC转换器时间可达50ns以下，远快于其它类型ADC电路。又因为电路中的寄存器兼有取样—保持功能。缺点是须要很多的电压比较器和触发器。数字逻辑电路电子教案

西北高校信息学院对输出10位并联比较型ADC应有2n-1=1023个电压比较器和触发器，以及一个规模相当浩大的代码转换电路。电路的规模随着输出代码位数增加而急剧膨胀。反馈比较型A/D转换器构思思路：取一个数字量加到D/A转换器上，得到一个对应的输出模拟电压。将此模拟电压和输入模拟电压信号相比较。假如两者不相等，则调整所取的数字量，直到两个模拟电压相等为止。最终所取的这个数字量即所求的转换结果。反馈比较型接受两种电路结构：计数型和逐次渐近型。反馈比较型A/D转换电路数字逻辑电路电子教案

西北高校信息学院图示结构为计数型A/D转换电路，由比较器C、D/A转换器、计数器、脉冲源、限制门G以及输出寄存等组成。数字逻辑电路电子教案

西北高校信息学院对数值稳定的输入信号υI，转换起从前复位信号将计数器清零，未启动转换时υL=0时，计数器为全0，则D/A转换器输出模拟信号0，则υI>υp，比较器的输出电压υB=1。数字逻辑电路电子教案

西北高校信息学院当υI变为高电平常，转换起先，脉冲信号加到计数器的时钟CP端，计数器做加法计数，D/A转换器输出的模拟信号υp不断增加，当增至到υI=υ0时，比较器的输出电压变成0，门G输出0，计数器停止计数。这时计数器中所存的数字式即为所求的输出数字信号。数字逻辑电路电子教案

西北高校信息学院因为转换中计数器的数字不停地变更，所以不宜将计数器的状态干脆做为输出信号，为此，在输出端设置了输出寄存器。当转换完成以后，用转换信号υI的下降沿将计数器的输出置入输出寄存器器中，而以寄存器的状态作为最终的输出信号。上述方案的明显缺点是转换时间长。当输出n位数码时，最长的转换时间可达2n-1倍的时钟信号周期。因此，这种方案只能用在对转换速度要求不高的场合。数字逻辑电路电子教案

西北高校信息学院逐次渐近型A/D转换电路数字逻辑电路电子教案

西北高校信息学院转换起从前先将寄存器清零，则加给D/A转换器的数字量全为0。转换启动信号υL变为高电平常启动转换，时钟信号首先将寄存器的最高位置成1，使寄存器的输出为100…00，被D/A转换器转换成相应的模拟电压υo，并送到比较器与输入信号υI进行比较。假如υo>υI，说明数字过大了，则这个1应去掉；假如υo<υI，说明数字还不够大，这个1应予保留。然后，再按同样的方法将次高位置1，并再比较它们的大小以确定这一位的1是否应当保留。这样逐位比较下去，直到最低位比较完为止。这时寄存器里所存的数码就是所求的输出数字量。数字逻辑电路电子教案

西北高校信息学院三位逐次渐近型A/D转换电路数字逻辑电路电子教案

西北高校信息学院图中的C为电压比较器，当υI>υo时，比较器输出υB=0；当υI<υo时，υB=1。FFA、FFB、FFC三个触发器组成了3位二进制数码寄存器，触发器FF1~FF5和门电路G1~G9组成限制逻辑电路。电路的工作过程如下：（1）转换起从前υL=0，QAQBQC=000，同时，Q1Q2Q3Q4Q5=10000；（2）υL=1，转换起先。第一个CP上升沿到达后，QAQBQC=100，Q1Q2Q3Q4Q5=01000，若υI>υo，说明数字量小了，故QA的1应保留。（3）其次个CP上升沿到达，QAQBQC=110，Q1Q2Q3Q4Q5=00100。若υI>υo，说明QB的1要保留。此时υB=0。数字逻辑电路电子教案

西北高校信息学院（4）第三个CP上升沿到达，QAQBQC=111，Q1Q2Q3Q4Q5=00010。若υo>υI，说明Qc的1要去掉。此时υB=1。（5）第四个CP上升沿到达，QAQBQC=110，Q1Q2Q3Q4Q5=00001。此时可出输出三位数字量d2d1d0。转换结束。每完成一次转换须要五个时钟周期。（6）第五个CP上升沿到达，QAQBQC保持110，Q1Q2Q3Q4Q5=10000，回到初始状态。由于Q5=0，输出数字量消逝。数字逻辑电路电子教案

西北高校信息学院可以看出，3位输出的A/D转换器完成一次转换须要5个时钟信号的周期。假如n位输出时，则完成一次转换需n+2个时钟周期。因此，此电路的转换速度虽比并联比较型ADC低，但比计数型ADC高得多。且位数增多时，逐次渐近型的电路规模增加不大。故是目前集成ADC电路中用得最多的一种电路。为了减小量化误差，电路量化应接受前述量化方案的其次种，故将DAC电路输出模拟电压向负方向偏差Δ/2。数字逻辑电路电子教案

西北高校信息学院A/D转换电路的转换精度与转换速度用辨别率和转换误差来描述