数字电路中的若干典型问题

数字电路中的若干典型问题

例:已知逻辑等式xf(x,y)=xy,求逻辑函数f(x,y)的解.(1997年华南理工大学考研试题)一、逻辑函数与卡诺图用卡诺图化简逻辑函数

1

1

1

1

1

1

1

1

1

1AB00L1CD01111000011110

1

1

1

1

1

1

1

1

1

1

1

AB00L2CD01111000011110

1

1

1

1

1

1

1

1

1

1

1

1

1

1AB00L3CD01111000011110

1

1

1

1

1

1

1

1

1

1AB00L1CD01111000011110

1

1

1

1

1

1

1

1

1

1AB00L1CD01111000011110L1=AC+AD+BC+BD

1

1

1

1

1

1

1

1

1

1

1

AB00L2CD01111000011110

1

1

1

1

1

1

1

1

1

1

1AB00L2CD01111000011110L2=AD+BD+ABC+ABC+ABD+ABC

1

1

1

1

1

1

1

1

1

1

1

1

1

1AB00L3CD01111000011110

1

1

1

1

1

1

1

1

1

1

1

1

1

1AB00L3CD01111000011110L3=B+C+D例1、某一逻辑函数的真值表确定后，下面描述逻辑函数功能的方法中，具有唯一性的是

。①该逻辑函数的最简与或式②该逻辑函数的最简或与式③该逻辑函数的最小项表达式

④实现该逻辑函数功能的逻辑电路例2、已知四变量函数的表达式为

（A，B，C，D）=

，则其最简与或式为

。①F=

②F=

③F=

④F=

1

1

1

1

1

1

1

1

1

1

1

1

1

1AB00FCD01111000011110

AB00FCD01111000011110①F=②F=③F=④F=例3：将逻辑函数Y化为最简与或式，已知Y的表达式如下：

1

1

1

1

1

1

1

1

1

1

1

AB00YCD01111000011110

1

1

1

1

1AB00YCD01111000011110分析：二、具有无关项的逻辑函数的化简无关项：约束项任意项A0A1A2A3A4A5A6A7A0A1A2A3A4A5A6A7L10000000

101000000

200100000

300010000

400001000

500000100

600000010

700000001

8

…（约束项）

×彩电的8个选台按键约束项：某些取值组合不会出现。任意项：某些取值组合时的函数值无关紧要，既可取0，也可取1，不影响电路的功能。含有无关项的函数的两种表示形式：1、L=∑m(…)+∑d(…)2、L=∑m(…)，给定约束条件为ABC+ACD=0例1：L=∑m(1，3，5，7，9）+∑d(10，11，12，13，14，15）

1

1

1

1

××××

1××AB00LCD01111000011110

1

1

1

1

××××

1××AB00LCD01111000011110L=D形如：L=∑m(…)，给定约束条件为：

ABC+ACD=0

×

×

×AB00CD01111000011110约束条件相当于：∑d(11,14,15)例2：化简具有约束的逻辑函数给定约束条件为

1

1

1

×××

×

1

××AB00CD01111000011110

1

1

1

×××

×

1

××AB00CD01111000011110Y例:已知逻辑等式xf(x,y)=xy,求逻辑函数f(x,y)的解.(1997年华南理工大学考研试题)

xy

x·y

x·f(x,y)

x·f(x,y)f(x,y)

00

01

10

11

例:已知逻辑等式xf(x,y)=xy,求逻辑函数f(x,y)的解.

xy

x·y

x·f(x,y)

x·f(x,y)f(x,y)

00

0

00·f(0,0)

01

0

00·f(0,1)

10

0

01·f(1,0)

11

1

11·f(1,1)例:已知逻辑等式xf(x,y)=xy,求逻辑函数f(x,y)的解.

xy

x·y

x·f(x,y)

f(x,y)

00

0

0×

01

0

0

×

10

0

0

0

11

1

1

1三、用门电路实现逻辑函数1、用与非门实现函数例：用与非门实现函数的一般方法⑴、将函数化为最简与或式。⑵、对最简与或式两次求非，变换为最简与非-与非式。2、用或非门实现函数用或非门实现函数的一般方法1⑴、将函数化为最简与或式。⑵、对各与项两次求非，将函数变换为或非项相加的形式。⑶、对上式求非，用或非门实现函数的非函数。⑷、用非门将函数的非函数反相，即得原函数。例：用或非门实现函数的一般方法2⑴、将函数的非函数化为最简与或式。⑵、对最简与或式求非（用摩根定理），求得函数的最简或与式.⑶、对最简或与式两次求非，变换为最简或非-或非式。

1

1

1

1A0YBC100011110

1

01

1

1

0

0

0A0BC100011110Y例：3、用与-或-非门实现函数

与-或-非门例：用与-或-非门实现函数的一般方法⑴、将函数化为最简与或式。⑵、对最简与或式求非，得到其反函数的最简与-或-非式，即可用与-或-非门实现之。⑶、用非门将其反函数反相，即得原函数。四、触发器与时序逻辑电路

例：已知由与非门构成的同步RS触发器的时钟信号和输入信号如图所示，试画出Q和Q端的波形，设触发器的初态为Q=0。

cpttR0tS0tQ0tQ01、主从RS触发器的动作特点：

1、CP=1期间，G3，G4被封锁，Q保持不变。主触发器接收信息。2、CP下降沿到来时，G3，G4解除封锁，主触发器状态移入从触发器之中。同时，主触发器被封锁（G7，G8被锁），主触发器保持不变。3、CP=0期间，由于G7，G8被锁，主、从触发器均保持不变。4、CP上升沿到来时，从触发器被封锁（G3，G4被锁），Q保持不变。两书符号的对比康华光所编教材使用的符号（负边沿翻转的主从RS触发器）本书使用的符号（负边沿翻转的主从RS触发器）例1：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出Q和Q端的波形，设触发器的初态为Q=0。

cpttR0tS0tQ’0tQ0tQ0例2：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出Q端的波形，设触发器的初态为Q=0。

tCP0123456tS0tR0tQ’0tQ0例3：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出Q端的波形，设触发器的初态为Q=0。

tS0tCP0123456tR0tQ’0tQ0例4：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出Q端的波形，设触发器的初态为Q=0。

tCP0123456tQ’0tQ0tS0tR02、已知主从RS触发器的时钟信号和输入信号波形，求作Q端的波形的方法小结：1、根据输入信号画出主触发器Q’

端的波形。2、在时钟的跳沿（负跳沿或正跳沿）将主触发器的状态移入从触发器之中。3、对负跳沿翻转的主从RS触发器，如果在CP=1期间，输入信号没有发生变化，则可在时钟的负跳沿到来时，由特性方程算出触发器的次态，从而画出Q端的波形，而不必画出主触发器Q’

端的波形。例1：已知负边沿翻转的主从JK触发器的时钟信号和输入信号如图所示，试画出Q端的波形，设触发器的初态为Q=0。

3、已知主从JK触发器的时钟信号和输入信号波形，求作Q端的波形的方法小结：1、根据输入信号画出主触发器Q’

端的波形。要注意主从JK触发器的“一次变化现象”。2、在时钟的跳沿（负跳沿或正跳沿）将主触发器的状态移入从触发器之中。3、对负跳沿翻转的主从JK触发器，如果在CP=1期间，输入信号没有发生变化，则可在时钟的负跳沿到来时，由特性方程算出触发器的次态，从而画出Q端的波形，而不必画出主触发器Q’端的波形。4、主从JK触发器存在“一次变化现象”。在CP=1期间，主触发器的状态只能改变一次，而不论JK端发生了多少次变化。例2：已知负边沿翻转的主从JK触发器的时钟信号CP和输入信号J、K的波形如图所示，试画出Q端的波形，设触发器的初态为Q=0。例3：已知负边沿翻转的主从JK触发器的时钟信号和输入信号如图所示，试画出Q端的波形，设触发器的初态为Q=0。5、已知主从JK触发器的时钟信号和输入信号波形，求作Q端的波形的方法小结：1、根据输入信号画出主触发器Q’

端的波形。要注意主从JK触发器的“一次变化现象”。2、在时钟的跳沿（负跳沿或正跳沿）将主触发器的状态移入从触发器之中。3、对负跳沿翻转的主从JK触发器，如果在CP=1期间，输入信号没有发生变化，则可在时钟的负跳沿到来时，由特性方程算出触发器的次态，从而画出Q端的波形，而不必画出主触发器Q’端的波形。6、边沿触发器主从JK触发器存在“一次变化现象”，抗干扰能力较差。为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。→“边沿触发器”具有这样的特性。例：已知边沿D触发器(正边沿翻转）的时钟信号和输入信号如图所示，试画出Q端的波形，设触发器的初态为Q=0。例：电路如图，已知D触发器为正边沿翻转的边沿触发器，JK触发器为负边沿翻转的边沿触发器。试画出Q端的波形，设触发器的初态为Q=0。例例1：主从JK触发器的输入波形如下图所示，设初始状态Q=0,画出Q的波形。(中国科学技术大学招研试题10分)

中国科学技术大学招研试题1例2：设计一个信号发生器，使其输出信号周期为时钟周期的8倍，其波形如下图所示，可供选择的集成电路种类和数量均不限。(中国科学技术大学招研试题10分)

中国科学技术大学招研试题2解:由题意,可用三个触发器构成这一电路,电路的状态转换图如下:次态卡诺图如下:

001

010

111

100

101

110

000

011Q2n0Q2n+1Q1n+1Q0n+1Q1nQ0n100011110

0

0

1

1

1

1

0

0Q2n0Q2n+1Q1nQ0n100011110

0

1

1

0

0

1

0

1Q2n0Q1n+1Q1nQ0n100011110

10

1

0

1

0

01Q2n0Q0n+1Q1nQ0n100011110

001

010

111

100

101

110

000

011

0

0

1

1

1

1

0

0Q2n0Q2n+1Q1nQ0n100011110

0

1

1

0

0

1

0

1Q2n0Q1n+1Q1nQ0n100011110

10

1

0

1

0

01Q2n0Q0n+1Q1nQ0n100011110Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1J2K2J1K1J0K0000001010011100101110111

001010100111101110011000

状态转换表如下Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1J2K2J1K1J0K0000001010011100101110111

0010101001111011100110000011××××××××001101×××1××××100×011×0×1×1××1×0×1×1状态转换表如下

0

0

1

1

×

×

×

×Q2n0J2Q1nQ0n100011110

×

×

×

×

0

0

1

1Q2n0K2Q1nQ0n100011110

0

1

×

×

0

1

×

×Q2n0J1Q1nQ0n100011110

×

×0

1

×

×

1

0Q2n0K1Q1nQ0n100011110

1

×

×

0

1

×

×

1Q2n0J0Q1nQ0n100011110

×

1

0

×

×

1

1

×Q2n0K0Q1nQ0n100011110由于VO的翻转发生在CP信号的上升沿,选用负边沿翻转的JK触发器实现电路时,CP信号应通过非门反相后加到JK触发器的时钟输入端.电话优先编码例1：电话室需对四种电话编码控制，优先权由高到低是：火警电话、急救电话、工作电话、生活电话，分别编码为11、10、01、00。试设计该编码器电路。五、综合问题

ABCD

Y1Y21×××01××001×0001

11100100例2：一位数码显示电路例2：试用二-十进制编码器、译码器、发光二极管显示器、组成一位数码显示电路，当0-9十个输入端中任一个接地，则显示对应数码。选择合适的器件，画出连线图。例2：一位数码显示电路例3：三地开、关灯电路例3：试用中规模集成电路设计一个路灯控制电路，要求在三个不同的地方都能独立地开灯和关灯。

ABC

Y

000001011010110111101100

01010101选4选1数据选择器74LS153实现，电路如下：例4：四地开、关灯电路例4：试用中规模集成电路设计一个路灯控制电路，要求在四个不同的地方都能独立地开灯和关灯。例5：四位数码等值电路例5：试用16选1数据选择器和4线-16线译码器实现四位数码等值电路，当两个四位数码相等时输出为1，否则为0。画出电路图。例5：四位数码等值电路当A=B时,Y=0.否则,Y=1例6：BCD码/二进制码变换电路例6：试用两片四位全加器7483实现两位8421BCD码变换为二进制码的代码转换电路,画出电路图。例6的解答1设两位8421BCD码为B80B40B20B10B8B4B2B1，输出的二进制数为Y6Y5Y4Y3Y2Y1Y0，则有例6：BCD码/二进制码变换电路

例7

试用全加器完成二进制的乘法功能。解以两个二进制数相乘为例。乘法算式如下：图4–19利用全加器实现二进制的乘法例8

试用四位全加器构成一位8421码的加法电路。解两个8421码相加，其和仍应为8421码，如不是8421码则结果错误。如产生错误的原因是8421BCD码为十进制，逢十进一，而四位二进制是逢十六进一，二者进位关系不同，当和数大于9时，8421BCD应产生进位，而十六进制还不可能产生进位。为此，应对结果进行修正。当运算结果小于等于9时，不需修正或加“0”，但当结果大于9时，应修正让其产生一个进位，加0110即可。如上述后两种情况：故修正电路应含一个判9电路，当和数大于9时对结果加0110，小于等于9时加0000。除了上述大于9时的情况外，如相加结果产生了进位位，其结果必定大于9，所以大于

9的条件为图4–20大于9的化简图4–21一位8421BCD码加法器电路