计算机组成原理知识点自整理2.0

计算机系统概论计算机软硬件的概念硬件：计算机的实体部分，由各种电子元器件，各类光、电、机设备的实物组成。软件：由人们事先编制的具有各类特殊功能的程序组成。通常寄寓于各类媒体中，存放在计算机的主存或辅存内。计算机运行所需程序及相关资料。特点：硬件的速度快，软件的成本低。硬件和软件在计算机系统中相互依存，缺一不可，同等重要。1.2计算机系统的层次结构有几层，每层是什么计算机硬件、系统软件和应用软件构成三层次结构。三层层次结构：多层层次结构：1.3计算机的基本组成（ALU、CU、NM、I/O、BUS）冯·诺依曼计算机的特点：程序存储、二进制运算1）计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。2）指令和数据以同等地位存放于存储器内，并可按地址寻访。3）指令和数据均用二进制数表示。4）指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。5）指令在存储器内按顺序存放。通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。6）机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。计算机硬件框图及图中各部件的功能：运算器：完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器内。存储器：存放数据和程序，使计算机能自动运行程序指令，脱离人工操纵。控制器：控制、指挥程序和数据的输入、运行以及处理运算结果。输入设备：将人们熟悉的信息形式转换为机器能识别的信息形式（01代码），如键鼠。输出设备：将机器运算结果转换为人们熟悉的信息形式，如打印机输出，显示器输出。（输入输出设备实质：信息转换）1.4计算机硬件的主要技术指标（名词解释）机器字长：CPU一次能处理数据的位数，通常与CPU的寄存器位数有关。机器指代CPU，机器字长用运算器字长表示，也代表运算器字长。单位：位（bit）、字节（byte）运算器（ALU）决定机器字长，从而决定ALU中数据相关，由整齐相关原则统一长度。存储容量：主存容量与辅存容量。主存容量：主存中存放二进制代码的总位数。【存储容量=存储单元个数X存储字长】辅存容量：机器辅存（如硬盘）所能存储的二进制代码总位数。单位：字节（B）运算速度：周期指令数（判断计算机快慢的指标）周期指令数：执行一条指令所需的时钟周期（机器主频的倒数）习题：P19 1、2、5、6、7、8、11计算机的发展及应用（浏览）系统总线3.1总线的基本概念概念：连接多个部件的信息传输线，是各部件共享的传输介质。（多个模块共享的通信通路）结构框图：BUSI/O设备主存CPUI/O设备主存CPURegRegCUALUCUALU特征：共享（节约成本，结构规范）分时（缺点：不能并行）平等竞争优点：灵活性好（分散连接）、成本低（共享）、性能价格比高缺点：通信瓶颈（不并行）3.2总线的分类总线组成：传输线、接口逻辑、仲裁部件传输线：所有信号的集合（一组多根导线）——DB、AB、CB按传输信息不同：数据总线、地址总线、控制总线数据总线（DB）：用来传输各功能部件之间的数据信息，是双向传输总线，位数与机器字长、存储字长有关。数据总线的位数称为数据总线宽度，是衡量系统性能的重要参数。（数据线宽度决定数据并行传送能力）地址总线（AB）：用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址。由CPU输出，是单向传输。位数与存储单元个数有关。（地址线宽度决定寻址能力）控制总线（CB）：用来发出各种控制信号。对单一控制线而言是单向传输，对控制总线总体来说是双向传输。（命令流出CPU，响应流入CPU）接口逻辑：概念：提供一个能力范围，在该范围内，CPU能用简单的方法访问多种类型的设备功能：连接器（物理/逻辑连接）；转换器（转换信号）仲裁部件：为什么仲裁：为解决共享冲突，提高总线利用率什么是仲裁：解决共享冲突的过程仲裁方法：集中式仲裁；分布式仲裁总线工作流程：请求（BusRequst）→裁决（给出BusGreed）→地址→数据→释放总线控制权通信总线（串行并行）：用于计算机系统之间或计算机系统与其他系统之间的通信。串行通信：数据在单条1位宽的传输线上一位一位地按顺序分时传送。并行通信：数据在多条并行1位宽的传输线上同时由源传送到目的地。比较：并行通信适用于近距离的数据传输，串行通信适用于远距离传送。串行与并行通信的数据传送速率都与距离成反比。3.3总线特性及性能指标总线特性：机械特性：保证物理连接。电气特性：规定逻辑连接。功能特性：说明总线中每一根传输线的作用。时间特性（过程特性）：完成传输过程，说明总线中每一根线在什么时间内有效。（分析时序、有效分工）性能指标（名词解释）：总线宽度：数据总线的根数，用bit（位）表示。总线带宽（计算题）：总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数（B）来衡量，单位用MBps（兆字节每秒）表示。Eg：总线工作频率33MHz，总线宽度32位（4B），则：总线带宽=33X(32/8)=132MBps时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异步总线。总线复用：一条信号线上分时传输两种信号。（为提高总线的利用率，优化设计，将地址总线和数据总线共用一组物理线路，在这组物理线路上分时传输地址信号和数据信号）信号线数：地址总线、数据总线和控制总线三种总线数的总和。总线控制方式：突发工作、自动配置、仲裁方式、逻辑方式、计数方式等。总线举例：PCI总线良好的兼容性：总线部件和插件接口相对于处理器是独立的，支持所有的目前和将来不同结构的处理器。支持即插即用（PlugandPlay）：任何扩展卡只要插入系统便可工作。支持多主设备能力：主设备指对总线由控制权的设备（CPU），PCI支持多主设备，即允许任何主设备和从设备（对总线没有控制权的设备）之间实现点到点对等存取。3.4总线结构单总线结构：CPU、主存、I/O设备都挂在一组总线上，允许I/O设备之间、I/O设备与CPU之间或I/O设备与主存之间直接交换信息。特点：结构简单便于扩充，但系统工作效率不高。多总线结构：出现的原因：解决CPU、主存与I/O设备之间传输速率不匹配问题，实现CPU与其它设备相对同步。双总线结构：将速度较低的I/O设备从单总线上分离出来，形成主存总线与I/O总线分开的结构。特点：对比单总线结构而言系统工作效率有所提升，但不能充分发挥高速率部件的性能，并且结构变复杂了。三总线结构：主存总线用于CPU与主存之间的传输；I/O总线供CPU与各类I/O设备之间传递信息；DMA总线用于高速I/O设备（磁盘、磁带等）于主存之间直接交换信息。其中：主存总线与DMA总线不能同时对主存进行存取，I/O总线只有在CPU执行I/O指令时才能用到。另一种三总线结构：特点：工作效率再次提高，但结构更为复杂。四总线结构（中间层结构）：特点：对高性能设备与CPU来说，各自的效率将获得更大的提高，各自改变其结构也不会影响高祖总线的正常工作，缺点是结构复杂。辨别系统总线：主存挂载在哪一条线上，哪一条线就是系统总线。总线结构举例：P56PCI总线总线工作原理：先申请后使用总线信号：空闲时为空号，但受到干扰会产生无意义的01代码3.5总线控制（总线仲裁）主设备与从设备：对总线具有控制权的设备（CPU）是主设备，否则为从设备。集中式仲裁：将控制逻辑集中在一处（如CPU中）。由链式查询（3根控制线）、计数器定时查询（2+根控制线，是最优查询）、独立请求方式（1+2n根控制线）。3.6总线通信控制同步通信（定时）：通信双方由同一时标控制数据传送。时钟通常由CPU的总线控制部件发出，送到总线上的所有部件；也可以由每个部件各自的时序发生器发出，但必须由总线控制部件发出的时钟信号对它们进行同步。优点：规定明确、统一，模块间的配合简单一致。缺点：主、从模块时间配合属于强制性“同步”，速度各不相同的部件必须按最慢速度的部件来设计公共时钟，严重影响总线的工作效率，给设计带来局限性，缺乏灵活性。异步通信（定时）：采用应答方式（握手方式）通信。三种互锁：1）不互锁：主模块发出请求信号不等待从模块回答即可撤销请求信号；从模块发出回答信号后确认主模块已收到回答信号自动撤销回答信号。2）半互锁：主模块发出请求信号必须等待从模块发出的回答信号才撤销；从模块发出回答信号不必等待主模块撤销请求信号，隔一段时间自动撤销其回答信号。3）全互锁：主模块发出请求信号必须等待从模块发出的回答信号才撤销；从模块发出回答信号必须等待主模块请求信号撤销才能撤销其回答信号。半同步通信（同步定时与异步定时的总和应用）：增设一条“等待”（）响应信号线，采用插入时钟（等待）周期的措施来协调通信双方的配合问题。例题P61 3.1、3.2、3.3、3.4习题P66 1、2、3、5、6、7存储器4.1概述存储器的基本概念：存储器是计算机系统中的记忆设备，用来存放程序和数据。重要性：使计算机实现自动化影响：计算机系统类型、技术、组织、性能、价格现状：目前还没有最佳能满足计算机系统对存储器需求的技术措施：分层结构的存储子系统存储器分类（图表）：存储器的层次结构：是什么：速度、容量和每位价格这三者的关系分层：大容量、高速度、低成本（促生分层结构）分层：缓存—主存、主存—辅存CPU和缓存、主存都能直接交换信息；缓存能直接和CPU、主存交换信息；主存可以和CPU、缓存、辅存交换信息。解决的问题：缓存—主存层次：解决CPU和主存速度不匹配问题主存—缓存层次：解决存储系统的容量问题。Cache速度优化、硬盘容量优化（都以块为单位进行信息交换）4.2主存储器主存的基本组成：名词解释：存储体：由存储元构成 存储元：存储器最小存储单位（一个存储元存一个二进制位）存储单元：一组存储元称为一个存储单元 单元地址：每个存储单元唯一的地址编号主存中储存单元的地址分配（存储器对存储体的编码）：按字节寻址：每一个存储字包含4个可独立寻址的字节。字地址用地位字节的地址表示。按字寻址：字地址用该字高位字节的地址表示。主存的技术指标：存储容量：主存能存放二进制代码的总位数。（存储容量=存储单元个数X存储字长）也可用字节总数表示。（存储容量=存储单元个数X存储字长/8）存储速度（=存取周期=存储器带宽）：由存取时间和存取周期表示。存取时间（存储器的访问时间）是指启动一次存储器操作（读或写）到完成该操作所需的全部时间。存取周期是指存储器进行连续两次独立的存储操作（如连续两次读操作）所需的最小间隔时间，通常存取周期大于存取时间。存储器带宽：表示单位时间内存储器存取的信息量，单位为字/秒或字节/秒或位/秒。带宽是衡量数据传输率的重要技术指标。对于提高存储器带宽：缩短存取周期；增加存储字长，使每个存取周期可读/写更多的二进制位数；增加存储体。随机存取存储器（SRAM、DRAM）静态RAM：原理：电阻分压 举例：Intel2114P77优点：读写速度一致，信息写入后不会随时间消失缺点：有电源电阻，集成度不高动态RAM：原理：地址线减半，电容存储 举例：三管动态RAM芯片特点：集成度提高，但外围电路变复杂，速度下降（写快读慢）RAM性能比较：RAM类型存取速度集成度功耗成本易失性双极型快低大高易失SRAM中中中中DRAM低高小低ROM性能比较：类型种类擦除性写机制易失性MROM一次编程不能屏蔽非易失PROM电EPROM多次编程紫外线光芯片级Flash电块级EEPROM电字节级动态RAM的刷新（DRAM刷新）方法：时序控制（不是先行后列的按行刷新）原理：按行刷新（存储元行），使用读操作（只读取不输出，控制选择X有效Y无效）刷新方法：集中刷新：一个刷新周期内对全部存储单元集中一段时间进行逐行刷新，此刻必须停止读/写操作（这段时间称为死时间）。特点：简单，但死时间长（一旦刷新，所有行都被刷新）分散刷新：对每行存储单元的刷新分散到每个存取周期内完成，不存在停止读/写操作的死时间，但存取周期延长，整个系统速度降低了。异步刷新（最优最复杂）：每隔一段时间刷新一行，刷新一行停止一个存取周期。特点：效率高，但结构复杂（需要时钟，定时脉冲）只读存储器：MROM、PROM、EPROM存储器与CPU的连接方法：什么不够凑什么字扩展与位扩展例题P944.1、4.2、4.3存储器的校验奇偶校验海明码提高访存速度的措施（方法）单体多字：在一个存取周期内，从同一地址取出4条指令，任何再逐条将指令送至CPU执行，即每隔1/4存取周期，主存向CPU送一条指令。（前提条件：指令和数据在主存内必须是连续存放的）多体并行：采用多体模块组成存储器。每个模块由相同的容量和存取速度，各模块各自都有独立的地址寄存器（MAR）、数据寄存器（MDR）、地址译码、驱动电路和读/写电路。它们能并行工作，也能交叉工作。（访存速度的优化：体间连续体内不连续）4.3高速缓冲存储器（Cache）优化主存速度的方法：依靠器件优化（比如芯片的速度优化）来提升速度。理论基础：程序访问局部性（CPU在执行程序时，访存具有相对的局部性）结构：1）存储阵列——存储信息。2）地址阵列——转换地址。（相联存储器能快速转换地址）3）替换阵列——替换策略。（先进先出；近期最少使用；随机法）Cache—主存地址映射：将主存地址映射到Cache地址直接映射：每个主存块只与一个缓存块相对应（i=jmodC或i=jmod）特点：实现简单，但不够灵活，命中率也不高。全相联映射：允许主存中每一字块映射到Cache中的任何一块位置上。特点：方式灵活，命中率更高，缩小了块冲突率，但逻辑电路太多，成本较高。组相联映射：把Cache分为Q组，每组有R块，并有关系：i=jmodQ（其中i为缓存的组号，j为主存的块号）将某一主存块按模Q将其映射到缓存的第i组内。即主存的某一字块可以按模Q映射到Cache某组的任一字块中。例题P120 4.8、4.9、4.10、4.11习题P1501、2、3、4、5、6、7、8、9、10、11、13、14、15、16、17、18、25、26、27输入输出系统5.1概述输入输出系统的发展概况I/O设备与主机的联系方式（设备编址方法、I/O与主机连接方式）I/O设备与主机信息传送的控制方式（程序查询方式、程序中断方式、DMA方式）5.3I/O接口接口：两个系统或两个部件之间的交接部分，既可以是两种硬设备的连接电路，也可以是两个软件之间的共同逻辑边界。I/O接口通常指主机与I/O设备之间设置的一个硬件电路及其软件控制。功能：选址功能、传送命令功能、传送数据的功能、反映I/O设备工作状态的功能。基本组成：数据线、设备选择线、命令线、状态线接口类型：按数据传送（并行接口、串行接口）；按功能选择的灵活性（可编程接口、不可编程接口）；按通用性（通用接口、专用接口）；按数据传送的控制方式（程序型接口、DMA接口）5.4程序查询方式：由CPU通过程序不断查询I/O设备是否已做好准备。从而控制I/O设备与主机交换信息。特点：存在踏步等待，CPU和I/O设备串行工作，CPU的工作效率不高。程序查询方式流程图：5.5程序中断方式：CPU在启动I/O设备后，不查询设备是否已准备就绪，继续执行自身程序，只是当I/O设备准备就绪并向CPU发出中断请求后才予以响应。中断的概念：计算机在执行程序的过程中，当出现异常情况或特殊请求时，计算机停止现行程序的运行，转向对异常情况或特殊请求的处理，处理结束后再返回到现行程序的尖端处，继续执行原程序。名词解释（向量中断）中断向量：中断服务例程的起始地址向量地址：存储中断向量的存储单元中断向量表：通产是内存的第0页（所有向量地址）向量中断系统：实现向量中断的方法特点：不存在踏步等待，大大提高了CPU的工作效率。但CPU执行的主程序会被不断打断使CPU去执行中断服务程序。中断I/O方式的优缺点：优点：解决了“踏步等待”的问题，设备与CPU并行工作，效率高缺点：大量数据传送时，CPU负担重适用性：随机出现的服务，少量数据的交换单重中断与多重中断：中断服务程序的流程：主程序和服务程序抢占CPU：中断周期：当CPU采用中断方式实现主机与I/O交换信息时，CPU在每条指令执行阶段结束前，都要发中断查询信号，以检测是否有某个I/O提出中断请求。如果有请求，CPU则要进入中断响应阶段，该响应阶段又称中断周期。中断响应：中断响应是当CPU发现已有中断请求时，中止，保存现行程序执行，并自动引出中断处理程序的过程。关中断：使用关中断指令或硬件自动使允许中断触发器EINT复位（置“0”）中断响应时间=关中断的最长时间+保护CPU内部寄存器的时间+进入中断服务函 数的执行时间+开始执行中断服务程序(ISR)的第一条指令时间什么是现场：中断现场指的是CPU转去执行中断服务程序前的运行状态，包括CPU内部各寄存器、断点地址等。怎么保护现场：保存现行程序的断点（由中断隐指令完成）；保存通用寄存器和状态寄存器的内容（由中断服务程序完成）。方法一般是将累加器、PSW寄存器及其他一些与主程序有关的寄存器压入堆栈。保护和恢复成对出现，顺序相反。中断返回：中断服务程序的最后一条指令通常是中断返回指令，使其返回到原程序的断点处，以便继续执行原程序。5.6DMA方式思想：完全由硬件实现，直接在存储器和设备之间进行数据交换（数据交换不经过CPU）。目的：减少大批量数据传输时CPU的开销。方法：硬件方式实现DMA，采用专用部件生成访存地址并控制访存过程。预处理：DMA接口开始工作之前，CPU给它预置如下信息（初始化DMA控制器）：给DMA控制逻辑指明数据传送方向是输入（写主存）还是输出（主存）。向DMA设备地址寄存器送入设备号，并启动设备。向DMA主存地址寄存器送入交换数据的主存起始地址。对字计数器赋予交换数据的个数。数据传送：DMA与主存交换数据。（完成一批数据传送）方法：1）停止CPU访问主存（简单）——CPU等待DMA，DMA工作时CPU不能访存（需 要总线使用权的申请建立归还，每次传送一个数据块）特点：控制简单，CPU、内存利用率很低，适用于高速设备。周期挪用（最完整但效率低）——趁存储器空闲时DMA访存（CPU不访存，DMA直接访存；CPU在访存，DMA等待CPU访存结束再访存；CPU与DMA同时请求访存，CPU将总线控制权让给DMA）——有访存冲突产生特点：较好地发挥了CPU与内存的效率；单字传送，每次申请建立归还总线使用权，速度慢。DMA与CPU交替访存（最优选择）——CPU和DMA交替访存，用时间把CPU访存和DMA访存分隔开，不会产生冲突——不需要总线使用权的申请、建立和归还过程，冲突不会发生。特点：不需要总线控制权的申请建立归还，总线控制权转移块，工作效率高；硬件控制复杂，适用于CPU工作周期比存储周期长的情况。数据传送解决的问题：DMA接口与CPU共享主存导致的争用主存冲突，有效分时使用主存。后处理：（用中断通知CPUDMA结束，并进行差错检测，是否继续使用DMA）当DMA的中断请求得到响应后，CPU停止原程序的执行，转去执行中断服务程序，做一些DMA的结束工作（包括校验送入主存的数据是否正确；决定是否继续使用DMA传送其他数据块；测试在传送过程中是否发生错误）DMA接口的类型选择型（快速接口）：物理上可以连接多个设备，逻辑上只允许连接一个设备。即在某一段时间内，DMA接口只能为一个设备服务。适用于数据传输率很高的设备。多路型（低速接口）：物理上可以连接多个设备，逻辑上也允许多个设备同时工作。各个设备采用字节交叉的方式通过DMA接口进行数据传送。适用于同时为多个数据传输率不高的设备服务。小结与程序中断方式相比，DMA方式的特点：从数据传送看，程序中断方式靠程序传送，DMA方式靠硬件传送。从CPU响应时间看，程序中断方式是在一条指令执行结束时响应，而DMA方式可在指令周期内任一存取周期结束时响应。程序中断方式有处理异常事件的能力，DMA方式没有这种能力，主要用于大批数据的传送，如硬盘存取、图像处理、高速数据采集系统等，可提高数据吞吐量。程序中断方式需要中断现行程序，保护现场；DMA方式不中断现行程序，无须保护现场。DMA的优先级比程序中断的优先级高。DMA方式与中断方式的比较中断方式DMA方式数据传送程序硬件响应时间指令执行结束存取周期结束处理异常情况能不能中断请求传送数据后处理优先级低高应用少量随机大量高速习题P212 1、4、5、8、10、13、14、15、16、20、21、22、26、27、28、30、31、34计算机的运算方法原码反码补码移码的运算6.1无符号数和有符号数6.2定点数和浮点数的比较定点数、浮点数、规格化举例P2316.3、6.4、6.5、IEEE754标准（问答题）754的类型：但双精度、浮点数（短实数、长实数、临时实数）S阶码（含阶符）尾数浮点数标准形式：小数点位置数符小数点位置数符隐藏位非规范（Denormalized）浮点数，规定当浮点数的指数为允许的最小指数值时，尾数不必是规范化（Normalized）的。有了非规范浮点数，去掉了隐含的尾数位的制约，可以保存绝对值更小的浮点数。而且，由于不再受到隐含尾数域的制约，上述关于极小差值的问题也不存在了，因为所有可以保存的浮点数之间的差值同样可以保存。6.3定点运算移位运算：二进制表示的机器数在相对于小数点作n位左移或右移时，其实质就是该数乘以或除以（n=1，2，...，n）规则：对于正数，由于，故移位后出现的空位均添“0”对于负数，由于原码、补码和反码的表示形式不同，故机器数移位时，对其空位的添补规则也不同：原码添“0”；反码添“1”；补码左移添“0”右移添“1”。算术移位与逻辑移位的区别：有符号数的移位称为算术移位；无符号数的移位称为逻辑移位。逻辑移位：逻辑左移高位移丢，低位添“0”；逻辑右移：低位移丢，高位添“0”加减法运算溢出判断:使用一位符号位判断溢出：不论作加法还是减法，只要实际参加操作的两个数（减法即为被减数和“求补”以后的减数）符号相同，结果又与原操作数的符号不同，即为溢出。原理：对于加法，只有在正数加正数和负数加负数两种情况下才可能出现溢出，符号不同的两个数相加不会溢出；对于减法，只有在正数减负数或负数减正数两种情况下才可能出现溢出，符号相同的两个数相减不会溢出。（参加操作的两个符号相同的数，其结果的符号与愿操作数的符号不同，即为溢出）硬件实现：最高有效位的进位符号位的进位=1 即为溢出乘法运算（仅考察Boost算法与补码加减交替法）补码一位乘比较算法：乘法运算前A寄存器被清零，作为初始部分积。Q寄存器末位清零，作为附加位的初态。被乘数的补码存放在X中（双符号位），乘数的补码在Q高n+1位中，计数器C存放乘数的位数n。乘法开始后，根据Q寄存器末两位的状态决定部分积与被乘数相加还是相减，或是不加也不减，然后按补码规则进行算数移位，这样重复n次。最后，根据Q的末两位状态决定部分积是否与被乘数相加（或相减），或不加不减，但不必一味，这样即可得到最后结果。注：图中（A）-（X）→A实际是用加法器实现，即（A）+（+1）→A补码除法P264例题P2496.18 P2546.21P2666.266.4浮点四则运算加减法的对阶规格化溢出检测（阶码判断）习题P2904、5、7、9、10、11、14、16、25指令系统7.1机器指令操作码字段地址码字段名词解释：每一条机器语言的语句称为机器指令，全部机器指令的集合称为指令系统。机器的指令系统集中反映了机器的功能。指令的一般格式：由操作码和地址码组成机器指令的构成要素：操作码（OP）：做什么操作。源操作数：有几个操作数参与。目标操作数：运算结果放在哪。寻址方式：操作数（源、目标操作数）在哪，如何找到。下一条地址指令：当前指令执行完毕后，下一条要执行的指令在哪。操作码：指明该指令所要完成的操作。结构：定长操作码（硬件设计简单，译码时间短；指令空间效率低）变长操作码（指令空间利用率高；硬件设计复杂，译码时间长）地址码：指出该指令的源操作数的地址（一个或两个）、结果的地址以及下一条指令的地址。OPA1A2A3A4指令格式： 四地址指令格式：OP：操作码；A1：第一操作数地址； A2：第二操作数地址；A3：结果地址；A4：下一条指令的地址另外还有三地址指令，二地址指令，一地址指令，零地址指令等。（零地址指令在指令字中无地址码，如：空操作（NOP）、停机（HLT）这类指令只有操作码）指令字长：指令字长取决于操作码的长度、操作数地址的长度和操作数地址的个数。不同机器的指令字长是不相同的。7.2操作数类型和操作类型操作数类型：地址、数字、字符、逻辑数据。操作类型：数据传送、算术逻辑操作、移位、转移（无条件转移；条件转移；调用与返回；陷阱与陷阱指令）、输入输出等。7.3寻址方式指令寻址：顺序寻址、跳跃寻址寻址过程：顺序寻址由程序计算器PC加1（即PC自动增量）自动形成下一条指令的地址；跳跃寻址通过转移类指令（直接寻址、相对寻址）实现。操作码寻址特征形式地址数据寻址：由寻址方式和形式地址共同确定方法：1）立即寻址：操作数本身设在时令字内，形式地址不是操作数得到地址，而是操作 数本身。直接寻址：指令字中的形式地址A就是操作数的真实地址EA，即EA=A特点：优点在于寻找操作数比较简单，不需要专门计算操作数地址，在指令执行阶段对主存只访问一次。缺点在于A的位数限制了操作数的寻之范围，而且必须修改A的值，才能修改操作数的地址。隐含寻址：指令字中不明显给出操作数的地址，其操作数的地址隐含在操作码或 某个寄存器中。特点：指令字中少了一个地址，有利于缩短指令字长间接寻址：指令字中的形式地址不直接指出操作数的地址，而是指出操作数有效 地址所在的存储单元地址，即有效地址由形式地址间接提供——EA=（A）特点：扩大了操作数的例题P3187.2指令格式举例（设计指令系统的题目）例题P3237.4、7.57.5RISC技术SISC、RISC：P330RISC和CISC的比较：（RISC的优点）充分利用VLSI芯片的面积：CISC机的控制器多采用微程序控制，RISC采用组合逻辑控制提高计算机运算速度：指令数、寻址方式和指令格式少，编码规律指令译码快；通用寄存器多，减少访存次数；寄存器窗口重叠；组合逻辑控制；精简指令系统。便于设计，降低成本，提高可靠性：指令系统简单，设计周期短；逻辑简单，出错可能性小，错误容易被发现，可靠性高。有效支持高级语言程序：优化编译来更有效地支持高级语言程序。习题P3351、4、5、6、7、14、16、19CPU的结构和功能8.1CPU的结构控制器的功能：取指令；分析指令；执行指令；控制程序输入和运算结果输出；总线管理； 中断处理CPU的功能：执行程序指令控制：控制程序的顺序执行（PC、IR）操作控制：产生完成每条指令所需的控制命令（CU）时间控制：对各种操作加以时间上的控制（时序电路）数据加工：对出具进行算术运算和逻辑运算（ALU、寄存器）处理中断：处理机器运行过程中出现的异常情况和特殊请求（中断系统）CPU的结构框图：CPU的寄存器：IR、PC、FR、MAR、MDR什么可见，什么不可见可见寄存器：用户可对该类寄存器编程，以及通过优化使CPU因使用这类寄存器而减少对主存的访问次数。不可见寄存器（控制和状态寄存器）：用户不可对该类寄存器编程，它们被控制部件使用，以控制CPU的操作，也可被带有特权的操作系统程序使用，从而控制程序的执行。什么通用，什么不通用对用户可见寄存器的分类通用寄存器：用于存放操作数，也可作为满足某种寻址方式所需的寄存器(存数据和地址)数据寄存器：用于存放操作数，其位数满足多数数据类球形的数值范围。条件码寄存器：存放条件码。对用户不可见寄存器（控制和状态寄存器）：MAR：存储器地址寄存器，用于存放将被访问的存储单元的地址。MDR：存储器数据寄存器，用于存放欲存入存储器的数据或最近从存储器中读出的数据PC：程序计数器，存放现行指令的地址，通常具有计数功能。当遇到转移指令时，PC的值可被修改。IR：指令寄存器，存放当前欲执行的指令。控制寄存器：PC→MAR→M→MDR→IR（MAR、MDR、IR用户不可见，PC用户部分可见）状态寄存器：FR：状态寄存器，存放条件码（结果状态）PSW寄存器：存放程序状态字8.2指令周期机器指令：每一条机器语言的语句称为机器指令指令周期：CPU每取出并执行一条指令所需的全部时间。（各种指