四队和一队-二区队

生活中的不断深入，不断地向多路、高速、智能化的方向发展。目麦克风阵列信号处理系统的研究越来越热该系统在会议语音增强、智能车、噪声分析、军事应用等领域有着广泛的应用，在此背景下，本文实现了一种应用FPGA和PCM4204的多路、高速的音频系统，从而为基于麦克风阵列的各项应用提供了良好的硬件支持。对于音频信号和处理，传统做法多数是以单片机或CPU为控制核A/D组成的阵列进行控制以及数据处理的影响，普通单片机达不到要求。因此，设计出一个合适的数中，往往会采用应用FPGA的系统架构，该系统主要由A/D+FPGA组成，A/D负责多路数据工作，FPGA主要负责数据的缓冲以及对前ADCFPGAFPGA的FPGAFPGA的软件开发平台，下文中FPGAFPGA和PCM4204的多路处理系统针对此系统设计了基于PCM4204的模数转换板再将模数转换板的数据传送至基于FPGA控制模块进行数据的缓冲，最后调入数据进行数据的处理。块能实时地完成与数据缓冲，并能通过时钟管理模块来控制前端PCM4204的采样。该系统为多路、高速的系统，并能稳定工作，从而：音频DesignofMulti-channelVoiceDataAcquisitionSystem ：Dataminingtechnologyisanimportantpartofinformationscience,hasbeenwidelyusedvariousfieldsofnationaleconomyandnationaldefenseconstruction.Andwiththerapiddevelopmentofcomputertechnologyandmobilecommunicationtechnologyindailylife,thedataacquisitiontomulti-channelandhigh-speed,inligentdirection.Microphonearraysignalcollectionandprocessingsystemismoreandmoreinthestudyofheat,thesysteminconference,speechenhancement,inligentvehicle,noiseysis,hasbeenwidelyusedinsuchfieldsasmilitaryapplication,inthiscontext,thispaperimplementsaapplicationofFPGAandPCM4204audiomulti-channelandhigh-speeddataacquisitionsystem,whichbasedonmicrophonearrayapplicationsprovidesagoodhardwaresupport.Microphonearrayapplicationssowidely,inmultichannelaudiosignalprocessingistheneedforhighspeedandhighprecisiondataacquisition,alsorequiresahighspeed,realtimedataacquisitionsystemistocollect,storethetimelyandcorrect.Foraudiosignalcollectionandprocessing,traditionalpracticesmostbasedonsinglechip puterorCPUasthecontrolcore,butbecauseofthecharacteristicofthesinglechip puterserialwork,formultiplechannels,multiplearrayiscomposedofA/Dcontrolanddataprocessing,theinfluenceofordinaryMCUcannotmeettherequirements.Therefore,designasuitabledataacquisitionsystemisparticularlynecessaryandurgent.Nowinmulti-channelandhigh-speeddataacquisitionsystemathomeandabroad,oftenbytheapplicationofFPGAdataacquisitionsystemarchitecture,thesystemismainlycomposedofA/D+FPGA,A/Dresponsibleformulti-channeldataacquisition,FPGAismainlyresponsibleforthedatabufferstorageaswellastothefrontoftheADCsamplingcontrol.Inthispaper,onthebasisofresearchonFPGA,setupamulti-channeldataacquisitionsystembasedonInthispaperatfirstintroducestherelatedknowledgeoftheFPGAandtheFPGAsoftwaredevelopmentplatform,thedevelopmentoftheFPGAdesigncanbefoundbelowarebasedonthese.Thispaperdesignedakindofmulti-channeldataacquisitionbasedonFPGAandPCM4204processingsystem,forthesystemdesignbasedonPCM4204adcacquisitionboards,thentransformmodulusdataacquisitionboardssenttoacquisitioncontrolmodulebasedonFPGAfordatabufferstorage,thelastcalldatafordataprocessing.Thedesignanddebugging,og-to-digitalconversionmodulecanprovidereliabledataforthesystem;Acquisitioncontrolmodulecancompletedataacquisitionandreal-timedatabuffer,andcanpasstheclockmanagementmoduletocontrolthefront-endPCM4204sampling.Thesystemforroadandhigh-speeddataacquisitionsystem,andcanworkstable,thusstudiesforthemicrophonearrayprovidesagoodhardware：Audiodata第1章 研究目的及意在实际生活中，听觉与视觉有着几乎同等重要的地位，人们广泛使用声音作为信息传递的载体。作为一种重要的资源信息，声音信号越来越多的们麦克风作为对声音直接感知的器件，将声音信号转换为电信号后，利用现代信号处理方法对声音信号进行分析处理，从而提取出我们所需的信息。麦克风相比，麦克风阵列在时域和频域的基础上增加了空间域，对声音信息的：麦克风阵列信号处理系统在会议语音增强智能车噪声分析、军事应用等领域有着广泛的应用[]举个例子军事应用方面中的武装直升机、巡航等低空飞行物中的声探测以及枪声等都广泛BAE测系统主要用于测定战场火迫击及弹炸点的位置“海罗MK1系统已与20世纪90年代装备英国[]。：对于音频信号和处理，传统做法多数是以单片机或CPU为控制核；不支持地址空间的扩展，只能用I/O端口来扩展器件；因此，单片A/D组成的阵列进行控制以及数据处理的影响，普通单片机达不到要求，故多路用FPGA的系统架构，该系统主要由A/D+FPGA组成，A/D负责多路数据工作，FPGA主要负责数据的缓冲以及对前端ADC的采样控FPGA的可编程性，灵活配置前端的采样控制以及数据的传输从而能很好的达到采样控制，FPGA可以作为系统的控制，控制整个系统的工作，同时FPGA的工作频率可以达到百兆，并且内部含有本文以麦克风阵列研究中的多路系统为研究重点，设计一个基FPGA的多路音频系统设。目前，对于基于麦克风阵列的各国内外发展趋势及研究现，性的单片系统目前有的产品精度已达24位速度每秒可达几，Internet为代表的网络技术的出现为测量仪器技术带来了多路音频的研究现家如、意大利、、中国等相继开展了这方面的研究工作并卓有成效。2000年以后，麦克风阵列产品在国内外相继推出。2001ParhamAarabiSafwatZaky开发的2003年，意大利里雅斯特大学和帕多瓦大合研制了智能声视联合多所的人流进行记录或监测在某作品前人们停留的时间长短[]。2005年，的BMC（Bio-MimeticControl）的HiromichiNakashima和ToshiharuMukai研制了仿生的麦克风阵列的声源定位机器人系统[]相对于国外各高校 对麦克风阵列的研究，国内的研究也有显著2005年，交通大学振动、冲击、噪声国家研制成功了基虚拟仪器技术的声场可视化系统[]2007年，测控推出了噪声源定位分析系统（SoundSource合时频分析等功能，可在复杂环境中进行声源的准确定位和分析。在军事方面，、法国、以色列等国家多次投入经费，研究并开发了于固定麦克风阵列的狙击手及低空直升机探测系统，在中展现出出色的探测能力。AAIPDCue系统将麦克风安装在车辆的四角，可以提供低轮廓、360度的态势感知。在任何环境下，PDCue系统都可以根据单发、多发和点射枪声迅速定位枪声来源[]。BBN公司研发的boomerange系统利用八元球形麦克风阵来进行枪口口径、速度及弹道轨迹的估计，并1.2°3°1.6%[]，如图所示。在国内院校方面，中国科技大学研制了基于6通道的同步语音系统，该系统如图1-3（左）所示，前排4个麦克间距排列，后排2个垂直排列，系统采样率为48KHz，采样精度为16bit[11]；采用NI-6220采集卡，建立了一套由9个麦克风、3套放大电路构成的声源，系48KHz，16bit[]8音阵列硬件处理平台，该平台采样率最大可达64K16[]。 1-3关于麦克风阵列研究的热潮推动了多路音频研究的发展目前，国外企业已经推出了很多能适应不同条件，不同精度要求的多通道音频数据采集系列产品。国内对多通道音频设备的研制与国外的情况相比，在开发应用的广度和深度方面，还有一段距离，现场多通道音频要求比较高的场合多是采用国外产品。通过介绍发现，我国国内院校多路领域的研究稍显滞后，或采现有的卡，或采用精度较低的A/D采样，使得系统整体具有高成本、采样通道少，采样速率低，采样精度小的缺点。为解决上述缺点，本文致力于研究一种多通道、高速率、高采样率、低成本的处理平台。本文设计的多路音频信号处理系统设计并实现了4通道最高采样率为96KHz、最高采样精度为24位的处理在实际应用中还可视情况扩展通道数，便于各种实际麦克风阵列相结合，能够有效的解决上述缺点，为基于麦克风阵列的各项应用提供了良好的硬件支持，所以对该系统的研究具有一定的意义。多路音频系统的关键技本文旨在建立一套通用的多路音频系统，高精度、高性能、多通道的硬件平台才能满足不同需求的应用，其关键技术主要有以下两个方面：1、PCM4204时序控制技的精度不仅与A/D采样的选取有关也与前端传感器的精度有关确保数据采样的精度是建立通用平台的基础因此对麦克风及取的采样不仅具有采样速率高，采样精度好、性价比高的特点，而且采用2、SDRAM在对A/D采样输出数据进行时我们选用DE0FPGA教育开发板。DE0FPGA教育开发板是一套轻薄型的开发板，必要的开发工具、参考设计和相关配件均一应俱全，开发板搭载的FPGAEP3C16丰富的布线资源足以满足设本文的主要工本文在总结多路领域前人研究的基础上，设计了一套基于FPGA的多路音频硬件平台，该平台作为4通道通用处理平台，为第二章、第三章、第四章和五章为本文的部分，其中VHDL／VerilogHDLFPGA基本流程。本章VerilogHDLVHDL进行介绍，对比两种语言的包括A/D采样模块的选取、DE0FPGA教育开发板的选取。第四章主要讲述了系统的软件设计。本章主要讲述了多路音频统设计实现功能的过程、到的数据转存SDRAM的过程以及各路信号间的逻辑关系分析。QuartusII2章用VHDL／VerilogHDL语言开发FPGA基本硬件描述语言硬件描述语言(HDL--HardareescriptionLanguage)是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。数字逻辑电路设计者可以利用这种语言来描述自己的设计思想，然后利用电子设计自动化工具进行仿真，再自ASICFPGA实现其功能。目前，这种被称为高层次设计(High．Level—Design)的方法已经被广泛采用。据统计，在硅谷80％的设计采用硬件描述语言。VHDLVerilogHDL语言是两大成为IEEE标准的语言。VHDLVeriIogHDL比VerilogHDLVHDL路描述由到低层的综合转换一般来讲，VerilogHDLVHDL稍差一些，而在门级开关电路描述方面比VHDL强得多，VerilogHDL是专门为复杂逻辑电路和系统VerilogHDL语言，感觉简明、概括性强。VerilogHDLVHDLVerilogHDLVHDL建模能力的比较VerilogHDL语言。FPGA的基本介FPGA是整个高速系统的它一方面控制前端AD的采样，另一方面对来的数据进行缓冲以及进一步的处理，充分发挥其灵活性。本章基于Altera公司的FPGA进行控制模块的设计介绍了FPGA的工作原理及选型再分别介绍了基于FPGA控制模块的原理图设计以及相关软件的设计。FPGA可编程逻辑阵列器件是可以由用户进行编程以实现所需逻辑功能的数字ASIC电路相比，可编程逻辑阵列器件具有设计周期短，修改方便的优点。FPGAPAL,GAL,EPLD过编程可以立刻把一个通用的FPGA配置成用户需要的硬件数字电路，因FPGA具有高密度，运行速度快(ns)的特点。用它来FPGA是由掩膜可编程门阵列和简单可编程逻辑器件演变而来的，将它们FPGA既有门阵列的高密度性和通用性，又有可编程逻FPGA的逻辑功能块的规模和功能分类，FPGAFPGAFPGAFPGAFPGAFPGA器件可以称为细粒度的产品，基于SRAMFPGA器件多数属于中粒度产品。FPGAFPGA、基于SRAM编程的FPGA、基于闪存编程的FPGA。基于AD9446反熔FPGA以及不需外接只读器的特点，但只能一次编程，比较适合于定型产FPGAFPGA，SRAMFPGA的突出优点是可FlashMemoryFPGA具有非易失性和重复编程的双重优点，但不能动态重构，功SRAMFPGA高。从逻辑块的构造分类，FPGA的结构有三种：查找表型、多路开关型和多级与或门型。AlteraFPGA器件，其逻辑块构造为多级与或门型，它的AlteraFPGA，在多级与非门结构中，可编程逻辑单元是一个异或逻辑块。查找表型的优点是功能多，N输入的查找表可以实N个任意的组合逻辑函数。多路开关型的优点是可以把大量的多路开关和逻FPGA其时钟延迟可达纳秒级，同时，在应用的设计中可以减少数量，缩小FPGA具有这些优点FPGA在速应用领域和实时测控方面有非常广阔的应用前景.。MCU的复位不可靠和PC可能跑飞等问题FPGA的高可靠性还表现在几乎可将整个系统于同一中实现所谓片上系统从而大大缩小了体积与ASIC设计相比FPGA显著的优势是开发周期短，投资风险小、产品上市速度快，市场适应能力强和硬件升级回旋余地大，而且当产品定型和产量扩大后，可将在生产中达到充分VHDLASIC(SOPC)的新：朝着高密度、低压、低功耗方向挺进:在SOC上可以将微处理器、数字信号处理器、器、逻辑电路、模拟电路集成在一个芯片上而如果将可编程逻辑电路1P核集成到SOC上则会大大提高SOC芯片的灵活性与有效性并且缩短了SOC的设计周期因此国际各大公司都IP库，以优化的资源更好的满足用户的需求，扩大市场。由此可见，FPGA不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、价格不断降低，这使得FPGAFPGA成为首选。FPGA普及的另一重要原因是IP(知识)越来越被高度重视，带有IP内核的功能块在ASIC设计平台上的应用日益广泛。越来越多的设计人员，采用FPGAPAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电FPGA的基本架AlteraFPGACycloneIICycloneIII系列。CycloneIIIFPGAStratix的工艺构架，Altera公司针对其应用，经过市CycloneIII65nm的工艺制造，其内部有锁相环、RAM块，逻辑5136~119088LEEP3C1615408LE，504Kbit，56个乘法器，4个锁相环，和20个全局时钟。CycloneIIIR4、R24C4、C16走线，它们的跨度分别为4、24、4、16LAB的宽度和高度。CycloneIIIRAMM9K一种，它可以实现真正双端口、简单RAM，可以支持移位寄存器和ROM方式。CycloneIII1020CLK0~19（PLLPLL的输出可以驱动两个内部全局时钟网络和一个（或一对）I/O管脚。CycloneIIIPLL3种反馈模式：（1）（2）0（3）CycloneIIIIOE5IOE触发器，分别是输入触发器、输出触发器在与外部的接口时，使用IOE触发器可以显著提高设计的输入/输出IOELE中的触发器到管脚的延时小很多。但是，凡事都有两面性，如果把输入/IOE中，虽可以提高I/O的性能，但有时会导致从内部逻辑到IOE触发器的路径成为关键路径，反FPGA的内部性能，所以我们建议用户从整个设计的角度出发，决定是否需要将输入/IOE中。在CycloneIII器件的IOE中没有支持DDRDDRLAB触发器。同时，CycloneIII中还有可以复用为通用I/O脚的DQS和DQ信号组，可以支持外部的DDR器。CycloneIIIDQ72°90°，保证在数据采样DQSDQ数据的中间。VHDL/VeriIogHDL计的流QUARTUSII或]SEVHDL、VerilogHDL代码输入，VHDL文件保存为．vM文件，verilog文件保存为．v文件。HDL仿真软件进行功能仿真，检查逻辑功能逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最简布尔表达式和信号的连接关系，生成．edf文件(EDA工业标准文件)。布局布线：将．edfQUARTUSIIISEFPGA时序仿真：利用在布局布线中获得的精确参数，用仿真软件验证电路的时序正确性(也叫后仿真)。编程：将仿真无误的文件到QuartusII开发软件及仿真工FPGA硬件语言设计完成之后需要对其进行仿真与调试，成功之后才能制板。在这里用到的调试工具为Altera公司自己推出的QuartusII，该软件集FPGA设计，仿真，调试于一体。同时还用到Mentor公司的，此软EDA仿真工具，具有速度快，精度高和便于操作的特点。Medelsim能够提供友好的仿真环境，是业界唯一的单内核支持VHDLVerilog混合仿真的仿真器，它采用直接优化的编译技术，和单一内用户接口能够为用户加快调错提供强有力的，所以在FPGA仿真中选择是首选。在FPGA的仿真中，用进行功能仿真有两种激励Testbench。是指验证平QuartusIIQuartusIIAlteraAltera的开发流程中所QuartusII支持多时钟定时分析，LogicLockTM基于块的设计和SOPC（单可编程系统）SignalTapII逻辑分析器、功率估计器等高级工具。HDLMaxplusIIGUIMaxplusIIQuartusIIFmaxWindows、Solaris、HpuxLinux第工具如综合、仿真等的QuartusIIQuartusII软件图形用户界面、EDA工具界面或命令行方式。仿真软件功能简介Mentor公司的是业界最优秀的HDL语言仿真软件它能提供友VHDLVerilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速IP为用户加快调错提供强有力的，是FPGA设计的首选仿真软件。的主要特点：RTL和门级优化，本地编译结构，编译仿真速度快，跨平台跨版本VHDLVerilogVirtualObject、Memory窗口、Assertion窗口、源码窗口显示信号值、（5）CTcl/Tk接口，CSystemCHDLSystemVerilog对系统级描述语言的最全面支持，SystemVerilog,SystemCPSL;ASICSignoff。分几种不同的版本：SE、PE、LE和OEM，其中SE是的版本,而集成在 、Atmel、Altera、Xilinx以及Lattice等FPGA厂商设计OEM版本。SEOEM版在功能和性能方面有较大差距，比如仿真速度问题，以Xilinx公司提供的OEM版本XE为例，对于码少于40000行的设计，SE比XE要快10倍；对于代码超过40000行的设计SE要比XE快近40倍SEPC、UNIXLINUX混合平台；提供全面完善以及高性能的验证功能；全面支持业界广泛的标准；MentorGraphics公司提供业界最好的技术支持与服第3章系统的硬件组3.1系统概同的采样策略来对AD转换器进行控制，实现对模拟信号的采样和量化。同时据，而相应的系统称为系统（DataAcquisitionSystem）。数据采A/D转换的基本过程模拟量是时间上和幅值上都连续的一种信号，模拟量经过采样后得到的信号是时间上离散，幅值上连续的信号，即离散信号，这一过程就是采样过程。计算机对这种离散信号还不能处理，计算机只能处理数字量化后的信号是时间上和幅值上都离散的数字量，可以直接送到计算机中进行处理。采样是将模拟量变换为离散量，一般包括采样与保持两个步骤，量化是将离散量变换成数字量，一般包括量化与编码两个步骤。采样与量化是A／D转换的基本过程。采样为了把续变化的模拟信号转变成对应的数字信号，就必须首先把模拟信号在时间上离散化，也就是对模拟信号进行采样。采样的过程一般是先使用一个电路按等距离时间间隔对模拟信号进行采样，然后用保持电路将来的信号电平保持一段时间，以便模数转换器正确地将其转换成对应的数字量。在多路、高速的系统中，往往会采用应用FPGA的系统架构，该系统主要由A/D+FPGA组成，A/D负责多路数据工作，FPGA主要负责数据的缓冲以及对前端ADC的采样控制。FPGA的可编程性，灵活配置前端的采样控制以及数据的传输从而能很好的达到采样控制，FPGA可以作为系统的控制，控制整个系统的工作，同时FPGA的工作频率可以达到百兆，并且内部含有3.2的基本流系统中，精确性和可靠性是至关重要的。本课题阐述的数据系统244A/D采样，最大模拟输入信号范围达到—15~+15V。该系统具有限幅保护功能，程序编写简便，能够实现对远端数据和传输。图1是系统框图A/DA/D转PCPC图 系统框3.3器的工作原拟信号的电路称为数模转换器；A/DD/A转换器已成为数字系统中不可缺的组成部分，为确保系统处理结果的精确度，A/DD/A转换器必须具有足够的转换精度；如果要实现快速变化信号的实时控制与检测，A/D与D/A转换器还要求具有较高的转换速度。转换精度与转换速度是衡量A/D与D/A转换器的重要技术指标。随着集成技术的发展，现已研制和生产出许多单片的和混合集成型的A/DD/A转换器，它们具有愈来愈先进的技术指标。系统的成功与否，本系统选用TI公司的PCM4204作为其转换，并基于PCM4204进行了模数转换板的设计实现。PCM4204的介系统采用了TI公司的高性能音频A/D转换器PCM4204作为A/D采样模块的。PCM4204是单片采样精度为24bit的四通道立体声音频A/DΔ-ΣADC，集成了新型的密度调制器，能够实现更高的动态性能。PCM4204内置4通道同步采样。PCM4204有24位采样精度，最高采样速率可达216KHz，较之于大多数A/D采样，能够提供更高的采样速率和更精确的精度。PCM4204有主、从两种工作模式，便于不同PCM4204之间实现信号的同步。PCM4204支持输出左对齐、右对齐、I2S和TDMDSD数据，能够很好的与不同的数据接口对接。PCM4204的引脚图如图所示图 PCM4204引四路模拟信号分别从VIN1~VIN4管脚输入通过内部的4个DeltaSigmaModulator2referenceA/D转换；通过控制模块可设定工作方式以及选取输出数据格式，FS0~FS2管脚用于采样模式的选择，FMT0~FMT2管脚用于音频数据格式的选择，S/M管脚用于的主、从模式选择；左右时钟LRCK、位时钟BCK、数据输出SDOUT1SDOUT2AudioSerialPort（音频串口）信号输出；为使时钟功能SCKI输入。PCM4204PCM4204ADCA/D转换器，在主模式中，PCM4204需要其自身时钟作为时钟源；在从模式时，需要外部提供PCM42045图 PCM4204的工作时LRCKBCK的上升沿、下降沿重合，而且LRCKBCK数据的通道的时机和数据暂时的时机。FPGA的开发流程及开发板介FPGAFPGA系统规划的流程FPGADE0FPGAAlteraFPGA教育开发板，DE0FPGA教育开发板是一套轻薄型的开发板，必要的开发工具、参考设计和相关配件均一应俱全，DE0AlteraCycloneIIIEP3C16FPGA，可提供15,408LEs(逻辑单元)以及346I/O，此外，DE0开发版还搭配了丰富的周边装置。可适用于大学或专科学校的教学课程，并足供开发复杂的数位系统。FPGASRAM型结构的，其本身并不能程序。因此，FPGA需要一片Flash结构的配置来FPGA进行上电配置。FPGA有多种配置模式，比如主动、、快速、正常、串行、并行等，可以进行选择。DE0DE0DE0开发板具体参数如下：一片FPGACycloneIIIEP3C16F（包15408LE(逻辑单元)、56个M9K体区块、504KbitsRAM、56个乘法器个PLLs、346个I/O脚）、一片8MbitsSDRAM、一片4MbitsFlash闪存；一个SD卡扩展插槽；3个按钮、10个滑动开关、10个绿色LED、450MHz振荡器，一组RS-232讯号接脚(不含DB-9连接器)、一组PS/2port(PS/2YCable来扩充)、40脚扩充槽、72I/O8个电源与接地接脚，VGA输出包括4bit电阻式DAC(数位类比转换)、15D1280x102460帧。AlteraAlteraEPCS4EEPROM，内建有USBBlaster电路（用于FPGA程序或控制）。开发板通过USB数据线与PC机通信，将编译好的程序到开发板后第4章系统的软件设4.1系统软件设计方FPGA采用虚拟的ADC接口与PCM4204进行通信。FPGA与PCM4204之间的通信可以采用中断方式，当前端数据转换好以后，LRCK引脚由电平发生跳变从而产生中断信号。同样也可采用查询方式，不断查询PCM4204的通信寄存器的LRCK位是否发生跳变，如果发生跳变，则将数据缓冲器中的数据保存到一个数组中，同时开始另一路信号。本系统采用中断方式。FPGA与PCM4204之间的通信采用四线连接方式，PCM4204主要包括5个信号：LRCK，BCK，SDOUT1, SDOUT2，SCIK。其中，BCK为采样时钟。FPGAPCM4204I2S数据格式由于是从模式，所以LRCK，BCK，SDOUT1,SDOUT2四个信号均为输入信号，其中，BCK为bit时钟，可以在每个主时钟周期上升沿到来时对信号进行，LRCK为左右时钟，PCM4204前端输入的是4路模拟音频信号经过A/D转换后仍是4路数据，但是，由于PCM4204只有两个输出管脚SDOUT1,SDOUT24路数据，只能分时输出，LRCK的LRCKBCK必须有严格的时序对应关系，才能使数据被有条不紊。另外，按照VerilogHDL的语法钟，同时为防止程序逻辑关系，应当尽量只以时钟的一个沿（上升沿或者下降沿）为触发条件。综合上述情况，本文采用BCK为主时钟，LRCK服从BCK的模式进行程序设计。FPGA控制的实如图所示为PCM4204LRCK，BCK， SDOUT2四路信PCM4204LRCK为高电平时，SDOUT11通道的数据，SDOUT23通道LRCK为低电平时，SDOUT12通道的数据，SDOUT24通道的数据，在这里，LRCKBCK必须遵守严格的时钟关系，1通道、3通道的数据一定要在LRCK高电平时间内采完，否则数据就会进入2、4通道，导致到的数据不完整或无法使用，同理，2通道、4通道的数据也必须在LRCK低电平时间内采完那么在每个BCK时钟周期上升沿时一次数据，在LRCK由高电平跳变为低电平之前要完成1、3通道数据的最后一次，PCM4204的采样精度为24位，也就是说在这过程中要完成24次，所以，LRCK48BCKBCK当LRCK的电平跳变就不能再使用上升沿语句，可以引入一个变量jLRCKBCK时钟上升沿都对LRCK的值进行，并在下一个BCK时钟上升沿赋给变量j，然后比较j的值和LRCK的值是否相等，如果相等则未发生电平跳变，继续进行，否则，停止本通道数据，转而开始另一通道的。LRCK与通道的对应关系不是固定的，也可以低电平时1、3通道数据，高电平时2、4通根据FPGA在系统能，可以将其模块化为前端A/D数据转换、转换后SDRAM3个部分。SDRAM中，因LRCK周期后新的数据就要采进来，在这之前，对应管脚的寄存器将会清零因此这个时候需要调用SDRAM驱动程序将采进来的数据起来。以待进一步处理。本系统为简单起见，将采进来的数据，用四个七段数码管显示一遍以示数据处理部分功能。FPGA的编FPGAVerilogHDLPCM4204A/D转换后的数据进行、将到的数据转存到SDRAM等。部分程序如下：moduleshujucaiji(inputCLKR;//时钟信号inputFSR;//复用信号inputDR0;//DR0inputDR1;//DR1integerH00;integerH01;integerH10;integerH11;reg[7:0]regj=0;regalways@(posedgeCLKR)beginj<=F