zynqad9361开发板-yunsdr-matlab教学实验simulink指南

修订记201645关于威视锐科技威视锐科技是专注于软件定义无线通信（SDR）系统仿真、验证和测威视锐与微软联合开发的Sora软件无线电经成为世界上知名大学和最大的可编程器件（FPGA）公司XILINX的全球合作伙伴，威视锐科技提供基于XILINX了全球第一款基于ZYNQSoC的低成本开源SoC模块SNOWLeo，性价比远高于国外同类产多年以来，威视锐科技坚持“InnovationforResearch”的发展理念，与国内众修订记 1环境配 数据交互模块介 单音信号收发测 QPSK发送端模型搭 信源模 调制模 数据转换模 数据发送模 QPSK接收端模型搭 数据接收模 有效帧模 自动增益控制AGC模 粗频偏估计与补偿模 剩余频偏估计与补偿模 定时位同步模 帧同步模 解译码模 图 下的C++编译器安 图2编译器的选 图3自定义数据交互模 图4支持复数的数据交互模 图5发送模块的网络配 图6发送模块的9361配 图7接收模块的9361配 图8单音信号收发顶层模块设 图9单音信号实时收发效果 图10单音信号的SINEWAVE模块配 图11单音信号的GAIN模块配 图12单音信号的帧信号模块转 图13单音信号的TX_AD9361模块配 图14单音信号的RX_AD9361模块配 图15单音信号的TIMESCOPE模块配 图 图17QPSK发送端顶层模型结 图18QPSK信源模 图19QPSK信源的 图20QPSK的二进制随机序列模块设 图21QPSK信源加扰模块属性设 图22QPSK调制模块属性设 图23QPSK的基带成形滤波模块设 图24QPSK已调信号的频 图25QPSK数据发送模块配 图26QPSK接收端顶层模型结 图27QPSK接收模块参数配 图28QPSK粗帧到达检测模 图29QPSK帧信号触发波 图30AGC和FILTER模 图31粗频偏估计补偿子系 图32Periodogram模块属性设 图33信号属性探测模块PROBE设 图34频偏估计的PLL结 图35PLL的环路滤波器参数设 图36QPSK的定时恢复模 图37GARDNER算法原理框 图38TimingRecovery的环路滤波器设 图39ModifiedBuffer模块的属性设 图40ModifiedBuffer子系 图41DELAYLINE模块属性设 图42帧同步子系统模 图43互相关运算子系 图44PI/4相位模糊纠正子系 图45帧同步中BUFFER模块属性设 图46相位模糊纠正子系统中SELECOR模块设 图47模糊相位补偿子系 图48解扰子系 图49去训练序列模块属性设 图50选择ASCII译码模块属性设 图51QPSK实时接收运行效果 环境配置由于我们提供的硬件交互模块使用S函数的C++模板进行编写，使用visualstudio进行编译，并且用到了POSIXpthread库，因此在使用YunSDR进行开发时，有必要对PC环境进行配置。由于对的版本比较敏感，建议使用2015b及以上64位版需要安装visualstudio2013，由于对visualstudio的支持问题，只推荐安装vs2013版本；注意：和visualstudio必须安装在同一下面。一般两者都安装在软件默认路径需要配置visualstudio的环境以支持pthread找到visualstudio2013C:\ProgramFiles(x86)\VisualStudio由于我们只使用了VC++编译器，故进入VC在VC 下找到include文件夹，进入，将Pre-built.2\include下的三个.h文件文件配置静态进入C:\ProgramFiles(x86)\VisualStudio将Pre-built.2\lib下的两个文件夹x64和x86到配置动态进入将Pre-built.2\dll\x64下的两个dll文件到此进入C:\Windows\SysWOW64将Pre-built.2\dll\x86下的五个dll文件到此环境配置完毕之后，打开的CommandWindowmex-setup命令，显示图 表明可以找到C++编译器，配置成功。然后单击mex-setupC++，显示如下2表示我们选择C++编译器以使交叉编译我们的模块数据交互模块介绍我们提供已经编译好的YunSDR硬件与进行数据交互的数据发送和接收模块，分别为tx_ad9361rx_ad9361，其对应的mex文件为YunSDR_transmitter.mexw64和YunSDR_receiver.mexw64，您所进行的任何基于YunSDR的项目的文件下面都必须包含此两个mex文件，以使模块能够找到对应的S函数来执行。图32048。发送和接收模块都有两个端口，分别为发送和接收信号的IQ路（上和下），您也可以在端口前加入复数分解和合成模块来支图4使用系统的封装技术，可以在模块上层对YunSDR的各种参数进行配置。图5EthernetAD9361，Ethernet一栏显示了数据传输所用的IP地址和协议所使用的端，此部分不可修改；AD9361一栏中，用户可对9361的69361模式选择等。用户可方便的进行配置。需要的是，由于为实时收发数据，5~10MHz79361模块，都会使得YunSDR的各个参数配置完毕并可正常工作。单音信号收发测试我们提供一个单音信号的收发实例，目的是测试收发模块的功能正常，并会实时接收YunSDR的数据并送给TimeScope显示。文件：YunSDR_transmitter.mexw64、模块：tx_ad9361rx_ad9361SineWaveGainFrame Real-ImagtoComplex、TimeScope图8图911Gain图12图13tx_ad9361模块配图14单音信rx_ad9361模块配SineWave模块：Frequency100Hz，Sampletime1/3200，表示正弦波一个周期内的采样点数为32bits，OutputcomplexityComplex，Samplesperframe2048bits；FrameConversiontx_ad9361Stx_ad9361模块：设置发送信号的射频频点为2140MHz，带宽20MHz，采样率为5MHz,发送衰30000mdB（此值为单台YunSDRSMA直连），数据发送通道为1通道，参0内部参考（y310系列内部外部都可以，y210clock），fdd um为图 在运行例程之前，最好确认一下求解器的相关设置，求解器的类型选择Variable-step，求解器为discrete(nocontinuousstates)QPSK发送端模型搭建图17QPSK发送端顶层模型结信源模块18QPSK上图是QPSK信号的信源模块，主要包括两部分：训练序列和随机二进制序列。两者通过MatrixConcatenate256bitsTrainingSequence模块中，将13bits的BarkerCode两次组成26bits的训练序列。我们使用两段相同的序列组成训练序列的目的是产生13个精确已知的QPSK调制符号，以便在接收端进行各种同步和译0的概率设置为0.5，Sampletime1，输出信号为帧信号。图20QPSK在将随机序列进行QPSK调制之前，我们需要对数据进行加扰处理。因为在实际的数字通信过程中，信息流在经过编码处理（本实验进行了ASCII编码）后，可能会出现有序。直接提供加扰模块Scrambler和解扰模块Descrambling。图21QPSK信源加扰模存器，多项式的系数设置为[11101]，输出序列值的范围(Calculationbase)0~2-1，其Cold两次组成，后230bits为payload，前105bits为“oworld###”的ASCII码，125bits2进制随机序列。Payload进行了加扰处理。调制模块调制模块选 中的QPSKModulatorBaseband模块，属性设置如下22QPSK数据转换模块要包括数据长度匹配、基带成形滤波和插值、16bits量化等。组合为一帧再发送，实验使用MatrixConcatenatebuffer512bits。为了使信号成为频域带限信号，我们使用RaisedCosineTransmitFilter模块对数据进行基带成形滤波。图23QPSK过采样率为4，增益为1。我们可以看一下它的频响特性如图23。过frame转换之后，直接送入tx_ad9361模块进行发送即可。数据发送模块

24QPSKtx_ad936125QPSKQPSK接收端模型搭建时恢复、采样同步、帧同步等基本重要的同步问题。涉及到的基本锁相环和压数据接收模块

图26QPSK接收端顶层模型结rx_ad9361模块的各个参数配置如下27QPSK有效帧模28QPSK模块的值设置为1/4096，削减信号幅度，以利于解调。29QPSK自动增益控制AGC模的幅度必须是稳定的。AGC模块能够保证进入粗频偏估计模块的信号的幅度为AGC模块放在接收匹配滤波器RaisedCosineReceiverFilter4倍过采样的数据的幅度能够被精确测量出来，以此来提高频偏估计的精度。AGC模块的子系10个QPSK符号周期更新一次信号补偿增益，因此可以使得输出信号的幅度变得更粗频偏估计与补偿模块

30AGCFilter图31M-PSK信号。我们知道，一个QPSK已调信号可ej(n2ftn0,1,2,3，该子系统首先将信号进行4倍升值，变为FindFrequencyOffset33信号属性探测模块Probe剩余频偏估计与补偿模相环PLL，下图是其子系统结构。直接数字频率合成器对来自于环路滤波器的信号进行相位校正，然后送入ComplesPhase34PLL定时位同步模块

35PLL同步，定时位恢复模块为TimingRecovery，其子系统结构如下图所示。其算法的原理框图如图37所示。TimingRecovery子系统的输入信号为2倍过采样信号，插值滤波器主要从采样序列中恢复出最佳采样值，是整个内插位同步系统的关键。假设采样周期为Ts，码元周期为T的数字序列X(mTs)经内插后得到插值信号Y(kTi，TiTk，TiTs，k是一个小的整数给NCO控制器，NCOenclock（决定内插基点的位置）和分数间隔k（具体的插值位置和内插基点之间的时间间隔），反馈回插值滤36QPSK37GardnerTimingRecoveryModifiedBuffer模块，该模块接收来自定时恢128128个序列将送入后续的译码模块进行最终的译码需要的是，ModifiedBuffer及其子系统中的DelayLine模块的buffer大小设置要256bitsQPSK调制之后的数据长度为128symbols，因此，相关模块的属性设置参见下图所示。38TimingRecovery40ModifiedBuffer帧同步模块

41DelayLine42其中，BarkerCodeSymbolGeneration模块采用和发送端一样的训练序列进行QPSK26symbols的QPSK信号，其作用有两个：一是和缓存了两帧的接收数据进完成帧同步；二是利用本地的QPSK调制符号纠正QPSK的相位模糊问题。43图45帧同步buffer模块属性设图4