2021年广东工商职业技术大学计算机应用技术专业《计算机组成原理》科目期末试卷B(有答案)

2021年广东工商职业技术大学计算机应用技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、存储器采用部分译码法片选时，（）。不需要地址译码器C.会产生地址重叠D.CPU的地址线全参与译码2、局部性原理是一个持久的概念，对硬件和软件系统的设计和性能都有着极大的影响。局部性通常有两种不同的形式：时间局部性和空间局部性。程序员是否编写出高速缓存友好的代码，就取决于这两方面的问题。对于下面这个函数，说法正确的是（）。intsumvec(intv[N]){inti,sum=0;for(i=0;i<N;i++)sum+=v[i]eturnsum;}isum，循环体具有良好的空间局部性i、sumv[N]，循环体具有良好的空间局部性isum，循环体具有良好的时间局部性isumv[N]23、在补码加减交替除法中，参加操作的数和商符分别是（）。A.绝对值的补码在形成商值的过程中自动形成B.补码在形成商值的过程中自动形成C.补码由两数符号位“异或”形成D.绝对值的补码由两数符号位“异或”形成4、组成一个运算器需要多个部件，但下面所列（）不是组成运算器的部件。A.通用寄存器组B.数据总线C.ALUD.地址寄存器5、假定变量i、f、d的数据类型分别为int、float、double（int用补码表示，float和double用IEEE754标准中的单精度和双精度浮点数据格式表示），已知i=785，f-l.5678e3，d=1.5el00，若在32位机器中执行下列关系表达式，则结果为真的是（）。I.i==（int）（float）i IⅡ.f==（float）（double）f Ⅳ.（d+f）-d=fIⅡIⅢC.仅、ⅢD.仅Ⅲ、6、某机器I/O设备采用异步串行传送方式传送字符信息，字符信息格式为1位起始位、811640数据传输率应为（）。A.640b/s B.640B/s C.6400B/s D.6400b/s7、下列关于同步总线的说法中，正确的有（）。I.同步总线一般按最慢的部件来设置公共时钟II.同步总线一般不能很长同步总线一般采用应答方式进行通信通常，CPU内部总线、处理器总线等采用同步总线A.I，II B.I，II，IV C.III，IV D.II，III，IV8、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%CPl1.2倍，则P在M上的执行时间是（）。A.8.4s B.11.7s C.14s D.16.8s9、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（）。A.目标程序 B.编译程序 解释程序 汇编程序10、在微程序控制器中，微程序的入口微地址是通过（）得到的。A.程序计数器PCB.前条微指令C.PC+1D.指令操作码映射11、在计算机体系结构中，CPU内部包括程序计数器（PC）、存储器数据寄存器（MDR）、指令寄存器（IR）和存储器地址寄存器（MAR）等。若CPU要执行的指令为MOVRO，#100（即将数值100传送到寄存器R0中），则CPU首先要完成的操作是（）。A.100RO B.100→MDR C.PC→MAR D.PC→IR12、执行操作的数据不可能来（）。A.寄存器 B.指令本身 控制存储器 存储器13、某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是（）。A.24位 B.26位 C.28位 D.32位14、在DMA传送方式中，发出DMA请求的是（）。A.外部设备B.DMAC.CPU主存15、下列操作中，不属于“中断隐指令”所完成的是（）。I.关中断II.开中断III.保护现场IV.保存断点V.将中断服务程序首地址送PCA.I，II B.II，III，V C.II，III D.III，V二、填空题16、RISC机器一定但后者不一定是RISC机器，奔腾机属机器17、存储器和CPU连接时，要完的连接的连接和 的连接，方能常工作。18、PCI总线采仲裁方式，每一个PCI设备都有独立的总线请求和总线授权两信号线与 相连。19、不同机器有不同RISC指令系统指令系统的改进。20、字节多路通道可允许多个设备进型操作，数据传送单位 21、主存储器容量通常以MB表示，其中M= ，B= 硬盘容量通常以GB表示其中G= .22、堆栈是一种特殊寻址方式，它采原理。按构造不同，分为寄存堆栈和 堆栈。23、数组多路通道允个设备进行 型操作，数据传送单位 24、寻址方式按操作数的物理位置不同，多使型和 型，前者比后者行速度快。25、堆栈是一种特殊的数据寻址方式，它采原理。按结构不同，分 堆栈和 堆栈。三、名词解释题26、主存：27、字段直接编码：28、固件：29、串行传输：四、简答题30、比较选择型DMA控制器与多路型DMA控制器？31、以DMA方式实现传送，大致可分为哪几个阶段？32、半导体存储器芯片的译码驱动方式有几种？33、说明计算机系统的层次结构。五、计算题34、假设磁盘存储器转速为3000r/min，分8个扇区，每扇区存储1KB，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时间为25s。试问：是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采用什么方案？35、设有主频24MHz的CPU，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟周期组成，试求：机器的工作速度。解：36、某Cache采用全相联映射，且此Cache有16块，每块8个字，主存容量为216个字（按字寻址），Cache开始为空。Cache存取时间为40ns；主存与Cache间传送8个字需要lus。计算Cache地址中标记位数和块内地址位数。程序首先访问主存单元20，21，22，…，45，然后重复访问主存单元28，29，30，…，45四次（假设没有命中Cache，将主存对应块一次全部读入Cache中，且第一块从0开始计数），试计算Cache的命中率。计算上述程序总的存取时间。六、综合题37、下图为由8片2114芯片构成的4K×8位的存储器，与8位的一个微处理器相连，2114芯片为lK×4位的静态RAM芯片。试问：1）每一组芯片组的地址范围和地址线数目。2）4KB的RAM寻址范围是多少？3）存储器有没有地址重叠？38、在一个8级中断系统中，硬件中断响应从高到低的优先顺序是：1→2→3→4→5→6-7-8，设置中断屏蔽寄存器后，中断处理的优先顺序变为1→5→8→3→2→4→6→7。应如何设置屏蔽码？如果CPU5、67级3个中断请求同时到达，中断请求8在6没有处理完以前到达，在处理8时中断请求2又到达CPU，试画出CPU响应这些中断的顺序示意图。39、某机器字长32位，CPU内有32个32位的通用寄存器，设计一种能容纳64种操作的指令系统，设指令字长等于机器字长。如果主存可直接或间接寻址，采用寄存器-存储空间是多少？试画出指令格式。在1）的基础上，如果采用通用寄存器作为基址寄存器，则上述寄存器-存储器间。参考答案一、选择题、C、C、B4、D、B、B、B、D、C、D、C、C、A、A、C二、填空题16、流水CISC17、顺序寻址方式跳跃寻址方式18、集中式中央仲裁器19、指令系统CISC20、传输字节21、220 8位（1个字节）23022、数据先进后出存储器23、1（单）传输数据块24、RRRS25、先进后出寄存器存储器三、名词解释题26、主存：一般采用半导体存储器件实现，速度较高、成本高且当电源断开时存储器的内容会丢失。27、字段直接编码：字段直接编码就是将微指令的操作控制字段分成若干段，将一组互斥的微命令放在一个字段内，通过对这个字段译码，便可对应每一个微命令，这种方式因靠字段直接译码发出微命令，故又有显式编码之称。28、固件：固化在硬件中的固定不变的常用软件。29、串行传输：是指数据的传输在一条线路上按位进行。（只需一条数据传输线，线路的成本低，适合于长距离的数据传输）四、简答题30、答：选择型DMA控制器特别适合数据传送率很高以至接近内存存取速度的设备，而不适用慢速设备；而多路型，DMA控制器却适合于同时为多个慢速外设服务。选择型DMA控制器在物理上可以连接多个设备，而逻辑上只允许接一个设备；而多路型不仅在物理上可连接多个外设，而且在逻辑上也允许这些外设同时工作。选择型以数据块方式传送，多路型中各设备以字节交叉方式通过DMA控制器进行数据传送。31、答：（1）DMA传送前的预置阶段（DMA初始化）（2）数据传送阶段（DMA传送）（3）传送后的结束处理32、答：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材；重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。33、答：计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。五、计算题34、解析：磁盘存储器转速为3000r/min，即50r/s。每转传送的数据为8×1KB=8KB，所以数据传输率为8KB×50r/s=400KB/s.16位数据的传输时间=16位/（400KB/s）=2B/（400KB/s）=5𝜇s。由于5𝜇s远小于25s，因此不能采用一条指令执行结束响应DMA的请求方案。应采用每个CPU机器周期末查询及响应DMA的请求方案。35、1）主频为24MHz的意思是每秒中包含24M个时钟周期，又因为执行一条指令需要4个时钟周期，故机器每秒可以执行的指令数为24M/4=6M条（600万条）。为24M/6=4M400万条。36、解析：Cache3位。由于采用的是全相联映射，因此除去块内地址剩下的就是标记位数。主存的标记位数为16-3=13，故Cache的标记位数为13位。首先，每块包含8个字（8个主存单元），先访问20号单元，如果Cache不命中（因为Cache开始时为空），那么Cache就调入包含此单元的块，此块包含20、2122、23单元，当接下来访问21~2324号单元时又不命中，以此类推。当访问20、24、32、40号单元时，不命中。也就是说，一共访问次数为26+18×4=984次不命中，Cache的命中率为98−4×100%=96%98已知CacheCache的时间、主存与Cache交换块的时间，总的存取时间就很容易计算了，如下：40ns×98+4×l𝜇s=7920ns有些考生认为答案应该是40ns×94+4×l𝜇s=7760ms，因为有4次没有命中Cache，故没有存取操作，仅仅是对比了标记位而已，所以只需乘以94。解释一下，如果Cache没有命中，则CPU将会去主存取数据，并且将数据从主存送往Cache，所以最终CPU还是得对Cache进行98次的存取。六、综合题37、解析：先由两片2114芯片构成lK×8位的芯片组，再由4个芯片组构成4K×8位的存储器。从图3-48可以看出，地址线A13~A10在图中没有出现，说明采用部分译码方式。芯片组的容量为1024B，需要10根地址线（A9~A10），故地址范围为000H~3FFH。根据图3-48Ais、A1s进行译码。芯片组内地址线为A9~A10，A13~A10空闲，即为任意态。假设A13~A10为全0，4KBRAM0组为0000H~03FFH，第1组为4000H~43FFH，第2组为8000H~83FFH，第3组为C000H~C3FFH，可见这4KB存储器的地址空间是不连续的。演示第2组的计算过程，其他类似。15 14 13 第2组的片选信号应该是10（A 、A ），接下来A ~A 为全015 14 13 1，即1000001l11111111，十六进制为83FFH。由于A13~A10没有参与译码（部分译码），因此存储器存在地址重叠现象。38、解析：中断屏蔽码见表中断处理示意图如图所示。5、6、7级中断请求同时到达，CPU按响应优先顺序首先执行中断服务程序⑤，在中断⑤执行完后回到现行程序，再按响应优先顺序先进入中断服务程序④。由于中断请求的处理优先级，高于中断④，因此中断⑤被打断，进入中断服务程序③。当处理中断③的过程中又有一个中断请求②到达，由于②的优先级低于中断8，因此中断服务程序③可继续执行。中断8执行完后问到被打断的中断⑤，但中断③又被中断请求②打断，而进入中断服务程序②。中断②执行完后才回到中断⑤，中断⑤执行完后回到现行程序，再按响应优先顺序进入中断服务程序⑦。中断⑦执行完后回到现行程序，整个中断处理完毕。39、解析：根据题意，可设计出如下