白中英数字逻辑习题答案课件

第一章开关理论基础（习题一）数字逻辑与数字系统习题解答第一章开关理论基础（习题一）数字逻辑与数字系统习题解答11-8用布尔代数化简逻辑函数表达式。(1)F=(A+B)(AB)=AB(2)F=A+ABC+ABC+CB+CB=A+BC+BC(3)F=AB+AB+AB+AB=0(5)F=ABCD+ABD+BCD+ABCD+BC=AB+BC+BD(4)F=(A+B+C)(A+B+C)=(A+B)+CC=A+B(6)F=AC+ABC+BC+ABC=BC(7)F=AB+ABC+A(B+AB)=0(8)F=(A+B)+(A+B)+(AB)(AB)=01-8用布尔代数化简逻辑函数表达式。(1)F=(A+B21-9将下列函数展开为最小项表达式。(1)F(A,B,C)=A(B+C)=A+BC=Σ(1,4,5,6,7)(2)F(A,B,C,D)=AB+ABD(B+CD)=Σ(4,5,6,7,9,12,14)1-9将下列函数展开为最小项表达式。(1)F(A,B,31-10用卡诺图法化简下列各式。(2)F=ABCD+ABCD+AB+AD+ABC=AB+AD(1)F=AC+ABC+BC+ABC=C111111ABCD0001111000011110ABC0001111001000011111-10用卡诺图法化简下列各式。(2)F=ABCD+4(3)F=AB+AB+BC+AC=A+B+CABC000111100111111111-10用卡诺图法化简下列各式。ABC00011110011111111(4)F=AB+(A+B)(A+C)+A(A+C)=AB+A(A+C)+B(A+C)=A+B+C(3)F=AB+AB+BC+AC=A+B+CABC005(5)F(A,B,C)=Σm(1,3,5,7)=C(6)F(A,B,C,D)=Σm(3,4,5,6,9,10,12,13,14,15)ABC000111100111111-10用卡诺图法化简下列各式。1111111111ABCD0001111000011110(5)F(A,B,C)=Σm(1,3,5,7)=61-10用卡诺图法化简下列各式。(7)F(A,B,C,D)=Σm(0,1,2,5,6,7,8,9,13,14)(8)F(A,B,C,D)=Σm(0,13,14,15)+Σφ(1,2,3,9,10,11)1111111111ABCD0001111000011110Φ1ΦΦ1ΦΦ1Φ1ABCD00011110000111101-10用卡诺图法化简下列各式。(7)F(A,B,C71-11利用与非门实现下列函数，并画出逻辑图。(1)F=ABC+ABC=AC=AC(2)F=(A+B)(C+D)=ABCD1-11利用与非门实现下列函数，并画出逻辑图。(1)81-11利用与非门实现下列函数，并画出逻辑图。(1)F=ABC+ABC=AC=AC(2)F=(A+B)(C+D)=ABCD1-11利用与非门实现下列函数，并画出逻辑图。(1)91-12利用或非门实现下列函数，并画出逻辑图。(1)F=AB+AC解：①F=AB+AC=ABAC=(A+B)(A+C)=(A+B)+(A+C)

然后，两次求反即可。②先求对偶式的最简与非表达式：F’=(A+B)(A+C)=ABAC再对F’求对偶式：F=(A+B)+(A+C)③先求F的反函数：F=AB+AC再对F三次求反得：F=(A+B)+(A+C)(2)F(A,B,C,D)=Σm(0,1,2,4,6,10,14,15)=A+B+C+A+B+C+A+D+C+D1-12利用或非门实现下列函数，并画出逻辑图。(1)101-15写出下面逻辑图的函数表达式，要求表出每一级门的输出。CDDCAB第一级门第二级门第三级门CDCDABCD+CDAB(CD+CD)1-15写出下面逻辑图的函数表达式，要求表出每一级门的输111-20输入信号A、B、C的波形如下所示。试画出F1、F2的波形图。ABBACF2F1F1=A⊕BF2=F1⊕C解：CABF1F21-20输入信号A、B、C的波形如下所示。试画出F1、F12（习题二）第二章组合逻辑（习题二）第二章组合逻辑13T2.1分析下图所示的逻辑电路，写出表达式并进行简化。ABFF=AB+B=ABABCFF=ABBABCCABC=AB+AC+BC+BC=AB+BC+BCT2.1分析下图所示的逻辑电路，写出表达式并进行简化。14T2.2分析下图所示的逻辑电路，写出表达式并进行简化。ABCFDBDBCCDADBDF=ADADBDBDBCCDCF=AD+BD+C[解]经化简后为：T2.2分析下图所示的逻辑电路，写出表达式并进行简化。15T2.3分析下图所示逻辑电路，其中S3、S2、S1、S0为控制输入端，列出真值表，说明F与A、B的关系。F1=A+BS0+BS1F2=ABS2+ABS3AABAB000011011F1S1S01A+BA+BA00011011F2S3S2F1F1F1F100××01××10××11××F=F1F2S3S2S1S0AABAB0××00××01××10××11F=F1F2

S3S2S1S0ABS1S0FS3S2F2F1F=F1F2=A+BS0+BS1T2.3分析下图所示逻辑电路，其中S3、S2、S1、S016T2.4分析下图所示逻辑电路，列出真值表，说明其逻辑功能。当A、B、C三个变量中有两个及两个以上同时为“1”时，F2=1。[解]ABF1CF2F1=ABC+ABC+ABC+BC=ABC+ABC+ABC=A(B+C)+ABCF2=AB+BC+AC=AB+BC+AC当B≠C时，F1=A；当B=C=1时，F1=A；当B=C=0时，F1=0。T2.4分析下图所示逻辑电路，列出真值表，说明其逻辑功能17T2.5右图所示为数据总线上的一种判零电路，写出F的逻辑表达式，说明该电路的逻辑功能。只有当变量A0~A15全为0时，F=1；否则，F=0。因此，电路的功能是判断变量是否全部为逻辑“0”。[解]FA0A3A4A7A8A11A12A15F=A0A1A2A3+A4A5A6A7+A8A9A10A11+A12A13A14A15

=A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15T2.5右图所示为数据总线上的一种判零电路，写出F的逻辑18T2.6分析下图所示逻辑电路，列出真值表，说明其逻辑关系。这是一个四选一的数据选择器。真值表如下：[解]F=A1A0X0+A1A0X1+A1A0X2+A1A0X3

A1X0X1X2FX3A0X0X1X2X300011011FA1A0T2.6分析下图所示逻辑电路，列出真值表，说明其逻辑关系19T2.7下图所示为两种十进制数代码转换器，输入为余三码，问：输出为什么代码？这是一个余三码至8421BCD码转换的电路。ABCWDXYZABCDWXYZ00110100010101100111100010011010101111000000000100100011010001010110011110001001[解]W=AB+ACDX=BC+BD+BCDY=CD+CDZ=DT2.7下图所示为两种十进制数代码转换器，输入为余三码，20T2.8下图是一个受M

控制的4位二进制码和格雷码的相互转换电路。

M=1时，完成自然二进制码至格雷码转换；

M=0时，完成相反转换。请说明之。X0MX1X2X3Y0Y1Y2Y3Y3=X3Y2=X2+

X3Y1=X1+(MX2+MY2)Y0=X0+(MX1+MY1)Y3=X3Y2=X2+

X3Y1=X1+X2Y0=X0+X1Y3=X3Y2=X2+

X3Y1=X1+X2+

X3Y0=X0+X1+X2+

X3[解]当M=1时：当M=0时：列真值表如下：T2.8下图是一个受M控制的4位二进制码和格雷码的相21由真值表可知：M=1时，完成8421BCD码到格雷码的转换；M=0时，完成格雷码到8421BCD码的转换。00000001001100100110011101010100110011011111111010101011100110000000000100100011010001010110011110001001101010111100110111101111Y3Y2Y1Y0X3X2X1X0M=1的真值表00000001001000110100010101100111100010011010101111001101111011110000000100110010011001110101010011001101111111101010101110011000Y3Y2Y1Y0X3X2X1X0M=0的真值表由真值表可知：M=1时，完成8421BCD码到格雷码的转22T2.9在有原变量又有反变量的输入条件下，用与非门设计实现下列函数的组合电路：111Φ1Φ1Φ1ΦABCD000111100001111011111111ABCD0001111000011110(1)F(A,B,C,D)=Σ(0,2,6,7,10,13,14,15)=ABDABDBCCD(2)F(A,B,C,D)=Σ(2,4,5,6,7,10)+φ(0,3,8,15)=ABBDT2.9在有原变量又有反变量的输入条件下，用与非门设计实23T2.10设输入既有原变量又有反变量，用与非门设计实现下列函数的多输出电路。111111111ABCD00011110000111101111111111ABCD0001111000011110(2)F(A,B,C,D)=Σ(2,5,8,9,10,11,12,13,14,15)=A+BCD+BCD(1)F(A,B,C,D)=Σ(2,4,5,6,7,10,13,14,15)=AB+BC+BCD+BCDT2.10设输入既有原变量又有反变量，用与非门设计实现下24T2.11设输入既有原变量又有反变量，用或非门设计实现下列函数的组合电路：(1)F(A,B,C,D)=Σ(0,1,2,4,6,10,14,15)[解]F=AC+ABD+BCDF=ACABDBCD=(A+C)(A+B+C)(B+C+D)两次求反后得：F=(A+C)+(A+B+C)+(B+C+D)(2)F(A,B,C,D)=A+B+B+CAB[解]F=A+B+B+C+A+B两次求反后得：T2.11设输入既有原变量又有反变量，用或非门设计实现下25T2.12设输入只有原变量而无反变量，试用最少的三级与非门实现下列函数：(1)F(A,B,C,D)=AB+AC+AB[解]F=ABACAB(2)F(A,B,C,D)=Σ(1,2,5,6,8,9,10)[解]F=ABCBCDACDBCD或F=ABCBCDACDABD1111111ABCD00011110000111101111111ABCD0001111000011110T2.12设输入只有原变量而无反变量，试用最少的三级与非26T2.13设输入只有原变量没有反变量，试用或非门实现下列函数组合电路：000000ABCD00011110000111101111111111ABCD0001111000011110(1)F(A,B,C,D)=(A+B+C)(A+B)(A+B+C)(B+C)[解]先由F→F’，在由F’→F，得：F=A+B+C(2)F(A,B,C,D)=Σ(0,1,5,7,10,11,12,13,14,15)[解1]F=ABC+AB+BD+AC=A+B+C+A+B+B+D+A+C[解2]先求反函数：

F=ABC+ABD+ABC再对其反函数三次求反得：F=A+B+C+A+B+D+A+B+CT2.13设输入只有原变量没有反变量，试用或非门实现下列27T2.14已知输入信号A,B,C,D的波形如下图所示，选择适当的集成逻辑门电路，设计产生输出F波形的组合电路（输入无反变量）。ABCDF00000001001000110100010101100111100010011010101111001101111011110101110011111000111111111ABCD0001111000011110F=AB+BD+BCD+ABC(或ACD)T2.14已知输入信号A,B,C,D的波形如下图所示，选28T2.15用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示有两台不正常；红、黄灯全亮表示三台都不正常。列出控制电路真值表，并选出合适的集成电路来实现。[解]设：三台设备分别为A、B、C：“1”表示有故障，“0”表示无故障；红、黄、绿灯分别为Y1、Y2、Y3：“1”表示灯亮；“0”表示灯灭。据题意列出真值表如下：ABCY1Y2Y3000001010011100101110111001100100010100010010110Y1=A+B+CY2=BC+A(B+C)Y3=ABC=A+B+CT2.15用红、黄、绿三个指示灯表示三台设备的工作情况29T2.16用八选一数据选择器实现下列函数：(1)

F(A,B,C,D)=Σ(0,4,5,8,12,13,14)(2)F(A,B,C,D)=Σ(0,3,5,8,11,14)+Σφ(1,6,12,13)解：选BCD为地址，则D0=D4=D5=1,D6=A，D1=D2=D3=D7=0如图（1）所示。解：选BCD为地址，则D0=D3=D5=D6=1，D1=D2=D4=D7=0如图（2）所示。D0D1D2D3D4D5D6D7STA2A1A0YAF1BCD图(1)D0D1D2D3D4D5D6D7STA2A1A0YF1BCD图(2)T2.16用八选一数据选择器实现下列函数：(1)F(A30T2.17用两片双四选一数据选择器和与非门实现循环码至8421BCD码转换。解：(1)画函数卡诺图；(2)写逻辑函数表达式：(3)画逻辑图：0110010101000011ΦΦΦ0010ΦΦΦ00010111100010010000ABCD0001111000011110W=BCDX=ABD+BCDY=ABC+ABDZ=AB(CD+CD)+CD(AB+AB)+ABCDT2.17用两片双四选一数据选择器和与非门实现循环码至31W=BCDX=ABD+BCDY=ABC+ABDZ=AB(CD+CD)+CD(AB+AB)+ABCDAENA1A0Y10123WBDENY20123XSTCCMUXCENA1A0Y10123YABENY20123ZSTDMUXCDDDCCW=BCDAENA1A0Y10123WBDE32T2.18用一片74LS148和与非门实现8421BCD优先编码器。Y001234567ENY08:3优先编码器Y1Y2STI0I1I2I3I4I5I6I7I8I9Y1Y2Y3T2.18用一片74LS148和与非门实现8421BCD33T2.19用三片74LS138组成一个5:24线译码器。012BIN/OCTA2A1A0Y01&ENY7Y0Y7A3A4A2A1A0012BIN/OCTY0&ENY7Y8Y15012BIN/OCTA2A1A0Y0&ENY7Y16Y2301......110......1................................11......00000000001...0111110000...11111Y0Y1......

Y31A4A3A2A1A0T2.19用三片74LS138组成一个5:24线译码器34T2.19用四片74LS139组成一个5:24线译码器。Y8

Y11Y12

Y15ENA0

A1ENA0

A1Y0Y1Y2Y3Y0Y1Y2Y3ENA0

A1ENA0

A1Y0Y1Y2Y3Y0Y1Y2Y3Y16

Y19Y20

Y23A0

A1A0

A1A4

A2

A3ENA0

A1ENA0

A1Y0Y1Y2Y3Y0Y1Y2Y3ENA0

A1ENA0

A1Y0Y1Y2Y3Y0Y1Y2Y3A0

A1A0

A1A0

A1A0

A1Y0

Y3Y4

Y7T2.19用四片74LS139组成一个5:24线译码器。352.20

用一片4:16线译码器将8421BCD码转换成余三码，写出表达式。十进制数8421码余三码012345678900000001001000110100010101100111100010010011010001010110011110001001101010111100W(A,B,C,D)=Σ(5,6,7,8,9)X(A,B,C,D)=Σ(1,2,3,4,9)Y(A,B,C,D)=Σ(0,3,4,7,8)Z(A,B,C,D)=Σ(0,2,4,6,8)2.20用一片4:16线译码器将8421BCD码转换成36A0A1A2A3Y0Y1DCBAY15Y0Y15G1G2AG2BY1......4：16线译码器WY5Y6Y7Y8Y9XY1Y2Y3Y4Y9YY0Y3Y4Y7Y8ZY0Y2Y4Y6Y8W(A,B,C,D)=Σ(5,6,7,8,9)=Y5+Y6+Y7+Y8+Y9=Y5Y6Y7Y8Y9X(A,B,C,D)=Σ(1,2,3,4,9)=Y1+Y2+Y3+Y4+Y9=Y1Y2Y3Y4Y9Y(A,B,C,D)=Σ(0,3,4,7,8)=Y0+Y3+Y4+Y7+Y8=Y0Y3Y4Y7Y8Z(A,B,C,D)=Σ(0,2,4,6,8)=Y0+Y2+Y4+Y6+Y8=Y0Y2Y4Y6Y8A0Y0DY15Y0Y15G1G2AG2BY1...37T2.21

使用一个4位二进制加法器设计下列十进制代码转换器：（1）8421BCD码转换为余三码；（2）余三码转换为8421BCD码。74LS283A0A1A2A3S0S1S2S30123CO0123COCIB0B1B2B3ΣCIS0S1S2S374LS283A0A1A2A3S0S1S2S30123CO0123COCIB0B1B2B3ΣCIS0S1S2S38421BCD码1100余三码174LS283A0A1A2A3S0S1S2S30123CO0123COCIB0B1B2B3ΣCIS0S1S2S38421BCD码0011余三码T2.21使用一个4位二进制加法器设计下列十进制代码转38T2.22

用74LS283加法器和逻辑门设计实现一位8421BCD码加法器电路，输入输出均为BCD码。74LS283A0A1A2A3S0S1S2S30123CO0123CIB0B1B2B3ΣCICOS0S1S2S3组合电路C3Y0Y1Y2Y374LS283加法器的输出8421BCD码的输出Y3Y2Y1Y0C3S3S2S1S0CO0000...10011010...111100000001001000110...00...011110000...10010000...010101100111100010010...01...11111T2.22用74LS283加法器和逻辑门设计实现一位8390000/10100/1011000100001/10101/10111001110010011/10101000110000010/101000000Y3Y2Y1Y00001111000011110ΦΦΦ1000/1ΦΦΦ1001/1ΦΦΦ0111/1ΦΦΦ0110/1Y3Y2Y1Y00001111000011110输出排列：

S3S2S1S0/CO化简时应注意：

当C3=1时，除m0、m1、m2、m3外，其余各项均按无关项处理；当C3=0时，则不存在无关项。当C3=0时：当C3=1时：0000/10100/1011000100001/10101400000/10100/1011000100001/10101/10111001110010011/10101000110000010/101000000Y3Y2Y1Y00001111000011110ΦΦΦ1000/1ΦΦΦ1001/1ΦΦΦ0111/1ΦΦΦ0110/1Y3Y2Y1Y00001111000011110当C3=0时：当C3=1时：S3=Y1C3+Y3Y2Y1C3S2=Y1C3+Y3Y2C3+Y2Y1C3S1=Y1C3+Y3Y2Y1C3+Y3Y1C3S0=Y0C3+Y0C3=Y0CO=C3+Y3Y2C3+Y3Y1C3S3=Y1C3+Y3Y2Y1S2=Y1C3+Y3Y2+Y2Y1S1=Y1C3+Y3Y2Y1+Y3Y1S0=Y0C3+Y0C3=Y0CO=C3+Y3Y2+Y3Y1经进一步化简为：0000/10100/1011000100001/1010141B3B2B1B0G3G2G1G0000000010010001101000101011001111000100110101011110011011110111100000001001100100110011101010100110011011111111010101011100110001111100101010011111010000100001011011011011100011100101001100000B3B2B1B00001111000011110G3=B3G2=B2+

B3G1=B1+B2G0=B0+B1B0B1B2B3G0G1G2G3ENT2.23

设计二进制码/格雷码转换器。输入为二进制码B3B2B1B0，输出为格雷码，EN为使能端，EN=0时执行二进制码→格雷码转换；EN=1时输出为高阻。B3B2B1B0G3G2G1G0042T2.24

设计一个4bit二进制乘法器。输入为两个4bit二进制数A=A3A2A1A0和B=B3B2B1B0，输出为8bit乘积P=P7P6P5P4P3P2P1P0。A0A1A2A3BiWi0Wi1Wi2Wi3位积模块[解]乘法器的算法：1011......被乘数A×1101......乘数B1011......位积A*B0+0000......位积A*B10101........部分积之和+1011......位积A*B21101.........部分积之和+1011......位积A*B310001111......P7P6P5P4P3P2P1P0T2.24设计一个4bit二进制乘法器。输入为两个4bi43A3A2A1A0B3B2B1B0P7P6P5P4P3P2P1P0M3M2M1M0COCIΣ3COCIΣ2COCIΣ1A3A2A1A0B3B2B1B0P7P644T2.25

设计一个以10为模的补码产生器。N为0~9中的一个数符，C为N的补码，N和C均为8421BCD码，EN为使能端。ΦΦ01001000ΦΦ001101110001Φ010110010010Φ01100000N3N2N1N00001111000011110N3N2N1N0C3C2C1C000000001001000110100010101100111100010010000100110000111011001010100001100100001C3=N3N2N1N0+N2N1N0C2=N3N1+N2N1N0+N3N1N0C1=N1N0+N2N1N0+N3N1N0C0=N1T2.25设计一个以10为模的补码产生器。N为0~9中的45T2.26

设计一个血型配比指示器。输血时供血者和受血者的血型配对情况如图所示。要求供血者血型和受血者血型符合要求时绿灯亮；反之，红灯亮。F1=Σ(0,2,5,6,10,12,13,14,15)F2=F1XY

MNF1(绿)F2(红)000000010010001101000101011001111000100110101011110011011110111110011001011010010101100110101010供血者受血者O型O型A型A型B型B型AB型AB型[解]

用XY表示供血者代码，MN表示受血者代码。代码设定如下：XY=00A型MN=00A型

01B型01B型

10AB型10AB型

11O型11O型T2.26设计一个血型配比指示器。输血时供血者和受血者的46T2.27

设计一个5人表决电路。同意者过半则表决通过，绿灯亮；否则，表决不通过则红灯亮。F=Σ(7,11,13,14,15,19,21,22,23,25,26,27,28,29,30,31)FY7Y31解：采用门电路与4个3-8线译码器配合实现之。T2.27设计一个5人表决电路。同意者过半则表决通过，绿47白中英数字逻辑习题答案课件48（习题三）第三章时序逻辑（习题三）第三章时序逻辑49T3.1写出触发器的次态方程，并根据已给波形画出输出Q的波形（设初始状态为1

）。abcQQQn+1=(b+c)+aQna+bc=1T3.1写出触发器的次态方程，并根据已给波形画出输出Q50T3.2

说明由RS触发器组成的防抖动电路的工作原理，画出对应输入波形的输出波形。SQRQT3.2说明由RS触发器组成的防抖动电路的工作原理，51T3.3

已知JK信号如图，请分别画出主从JK触发器和负边沿JK触发器的输出波形（设触发器的初态为0）。T3.3已知JK信号如图，请分别画出主从JK触发器和负边52T3.4维持-阻塞D触发器输入波形如图，试画出触发器各个与非门所对应的输出波形。QQDCPDRS2134RDSDD1D265T3.4维持-阻塞D触发器输入波形如图，试画出触发器53T3.5

写出下图所示个触发器次态方程，指出CP脉冲到来时，触发器置“1”的条件。CPSRQABCBCAY1CPDQY2ABCPJKQY3CDBAQn+1=S+RQnRS=0(约束条件)Qn+1=DQn+1=JQn+RQnS=A+C+BC+AB=0D=A+B=1J=A+B+C+D=1T3.5写出下图所示个触发器次态方程，指出CP脉冲到54T3.6写出各触发器的次态方程，并按所给的CP信号，画出各触发器的输出波形（设初态为0）。DCPQDQCPJKQCPJKQCPQn+1=Qn=0Qn+1=QnT3.6写出各触发器的次态方程，并按所给的CP信号，画55T3.7下图是一种两拍工作寄存器的逻辑图，即每次在输入数据之前必须先置“清0”信号，然后接收控制信号有效，此时将数据存入寄存器。（1）若不按两拍方式工作，即取消“清0”信号，则当D2D1D0=100→001→010时，输出Q2Q1Q0将如何变化？（2）为使电路正常工作，“清0”信号与“接收控制”信号应如何配合？画出这两种信号的正确时间关系。（3）若采用单拍方式工作，提出寄存器的改进方案。D2SRQ2D1SRQ1D0SRQ0清“0”接收控制T3.7下图是一种两拍工作寄存器的逻辑图，即每次在输入56[解]（1）设触发器初始状态为0。当D2D1D0=100→001→010时，输出Q2Q1Q0将为100→101→111。D2SRQ2D1SRQ1D0SRQ0清“0”接收控制[解]（1）设触发器初始状态为0。当D2D1D0=100→57（3）若采用RS触发器。有以下两种方案：若采用D触发器作为寄存器，只要将数据接触发器的D输入端，接收控制信号接时钟端，此时无需事先清0。接收控制D2SRQ2D1SRQ1D0SRQ0接收控制D2SRQ2D1SRQ1D0SRQ0D2DQQ2DQQ1DQQ0接收控制D1D0（3）若采用RS触发器。有以下两种方案：若采用D触发器作为寄58T3.8现有一片74LS2998位通用一位寄存器，一片8位74LS373锁存器，另有一个D触发器和一个与非门，请设计实现8位数据的串行→并行转换器。74LS373&74LS299M03CRXSRG1G2S0S1SLCRA/QAB/QBD/QDC/QCE/QEF/QFG/QGH/QHQAQHD7D6D5D4D3D2D1D0QAQBQDQCQEQFQGQHEN1C22DQCPCGOET3.8现有一片74LS2998位通用一位寄存器，59T3.9

分析下图所示同步计数电路，作出状态转移表和状态图，并画出在时钟作用下各触发器输出的波形。[解]先写出激励方程，然后求得状态方程：CPJKQ1JKQ2Q3JKQ1n+1=Q2nQ1n+Q3nQ1nQ2n+1=Q1nQ3n+1=Q2nQ1nQ2nQ3nQ1n+1Q2n+1Q3n+1000001010011100101110111100100001001110010111011100001111010110101011000T3.9分析下图所示同步计数电路，作出状态转移表和状态60T3.10

下图所示为序列信号发生器逻辑图，试作出状态转移表和状态图，确定其输出序列。[解]先写出激励方程，然后求得状态方程：Q1nQ2nQ3nQ1n+1Q2n+1Q3n+1000001010011100101110111100000001001110010011011Q1DQ2DDCP231Q2Q3D1=Q1n+1=Q2nQ3nD2=Q2n+1=Q1nD3=Q3n+1=Q2n000001110010100111011101T3.10下图所示为序列信号发生器逻辑图，试作出状态转61T3.11用D触发器构成按循环码(000→001→011→111→101→100→000)规律工作的六进制同步计数器。[解]先列出状态方程，然后求得激励方程：Q1DQ2DQ3DCP231Q1n+1=Q2n+Q1nQ3n=D1Q2n+1=Q1nQ3n=D2Q3n+1=Q1n+Q2n=D3T3.11用D触发器构成按循环码(000→001→01162T3.12用D触发器设计3位二进制加法计数器，并画出波形图。Q1nQ2nQ3nQ1n+1Q2n+1Q3n+1000001010011100101110111001010011100101110111000D2=Q2Q0+(Q2+Q1)Q0D1=Q1+Q0D0=Q0建立激励方程：由激励方程画出逻辑图：T3.12用D触发器设计3位二进制加法计数器，并画出波形63T3.13用下图所示的电路结构构成五路脉冲分配器，试分别用最简与非门电路及74LS138集成译码器构成这个译码器，并画出连线图。[解]先写出激励方程，然后求得状态方程：Q1nQ2nQ3nQ1n+1Q2n+1Q3n+1000001010011100101110111110110100101111010111011Q1n+1=Q1n+Q3nQ1n=Q1n+

Q3n

Q2n+1=Q2n+Q1nQ2n=Q2n+Q1nQ3n+1=Q1nQ3n+Q2nQ3nCPJKQJKQJKQ123CRRDSDQ1Q2Q3RDSDRDSDY0Y1Y2Y3Y4译码器T3.13用下图所示的电路结构构成五路脉冲分配器，试分64若用与非门实现，译码器输出端的逻辑函数为：若用译码器74LS138实现,译码器输出端的逻辑函数为：Q1nQ2nQ3nQ1n+1Q2n+1Q3n+1000001010011100101110111110110100101111010111011Q1nQ2nQ3nY0

Y1

Y2Y3

Y40101001110111011000001000001000001000001000110001Φ时序电路状态表译码器功能表Y0

=Q1Q3Y1=Q1Q3Y2

=Q1Q2Y3=Q1Q3Y4

=Q2Q3000110001010100111011101若用与非门实现，译码器输出端的逻辑函数为：若用译码器74L65Q1nQ2nQ3nY0

Y1

Y2Y3

Y40101001110111011000001000001000001000001000110001Φ译码器功能表若用译码器74LS138实现，译码器输出端的逻辑函数为：Y0

=Q1Q2Q3Y1=Q1Q2Q3Y2

=Q1Q2Q3Y3=Q1Q2Q3Y4

=Q1Q2Q374LS138G1Q1Q2Q3G2AG2BA2A1A0Y7Y0Y0Y3Y1Y4Y2Q1nQ2nQ3nY0Y1Y2Y3Y66T3.14用74LS290构成模为8和9的计数器，各采用两种方案画出其接线图。(b)模9计数器74LS290R01CP1QAQBQCQDCP2CPR02S91S9274LS290R01CP1QAQBQCQDCP2CPR02S91S92(a)模8计数器74LS290R01CP1QAQBQCQDCP2CPR02S91S9274LS290R01CP1QAQBQCQDCP2CPR02S91S92T3.14用74LS290构成模为8和9的计数器，各采67T3.15若将下图接成12进制加法器，预置值应为多少？画出状态图及输出波形图。序号QDQCQBQA012345678910111213141500000001001000110100010101100111100010011010101111001101111011110000→0011→0100→0101→0110→0111↓1111←1110←1101←1100←1011←1000↑74LS169QBQCQDQAD

C

B

ACOLDENPENT011CPUD74LS169为4位二进制计数器，同步预置（低有效）T3.15若将下图接成12进制加法器，预置值应为多少？68T3.16用一片74LS163计数器和2片74LS138译码器构成一个具有12路脉冲输出的数据分配器。画出连接图，在图上标明第1路到第12路输出的位置。

Y0Y1......

Y11译码器74LS163COQ1Q2Q3Q0D3D2D1D0LDCRENPENT111111CP......

74LS138G2AG2BA0A1A2Y7Y0Y8Y9Y10Y11G1074LS1381Q0Q1Q2A0A1A2Y7Y0Y0Y3Y1Y4Y2G1Y5G2AG2BQ3Y6Y774LS163为4位二进制计数器，同步预置、清零（低有效）T3.16用一片74LS163计数器和2片74LS13869T3.17改用一片74LS195移位寄存器来代替上题中的74LS163，完成同样的设计。00001d0d1d2d3d3Q00Q10Q20Q30Q30Q00Q00Q1nQ2nQ2n0

Q0nQ1nQ2nQ2n1

Q0nQ1nQ2nQ2nQ0nQ0nQ1nQ2nQ2n0××××××××10↑××d0d1d2d3110××××××11↑01××××11↑00××××11↑11××××11↑10××××Q0Q1Q2Q3Q3RM1CPJKD0D1