《现代数字电路基础》复习题及试卷(含答案)

《现代数字电路基础》复习要点一、数字电路基础知识掌握：1、不同数制间的相互转换；2、常用编码及（8421码、5421码、余3码）；二、逻辑代数基础掌握：1、逻辑代数的基本公式和运算规则；2、逻辑函数及其表示方法；3、最小项、最大项的定义及性质；4、任意项、约束项、无关项的概念。重点掌握：1、逻辑函数的公式化简法；2、逻辑函数的卡诺图化简法（含无关项的卡诺图化简）。三、组合逻辑电路了解：1、常用集成组合逻辑器件(加法器、编码器、数据分配器等)

的逻辑功能及其应用。掌握：1、中、小规模组合逻辑电路分析（写函数，列真值表，说明逻辑功能）；2、中规模组合逻辑电路设计（用指定器件，按规定方法（比较法、扩展法和降维图法）；3、中规模实验电路的分析、设计。重点掌握：1、74LS147、74LS283中规模逻辑器件的逻辑功能及应用；2、中规模译码器、数据选择器的设计。用指定器件，按规定方法（数据选择器重点掌握降维图法）设计逻辑电路；3、中规模实验电路的分析。重点掌握水箱水位监测显示电路、加减运算电路。四、集成触发器掌握：1、触发器(R-S、D、J-K、T、T’)的逻辑功能、特性方程及逻辑符号；2、异步端的功能和置位条件；3、触发器逻辑功能的相互转换。重点掌握：边沿触发器(维持阻塞D；

J-K触发器)的逻辑功能、特性方程及输出时序波形。重点掌握触发器有异步输入端，含有组合逻辑电路。五、时序逻辑电路掌握：1、小规模时序逻辑电路分析（同步和异步）；2、中规模时序逻辑电路分析和设计；3、中规模时序逻辑电路设计[用指定器件，按规定方法（反馈清零、反馈置数）实现设计]。重点掌握：1、74LS161、74LS160、74LS194中规模时序逻辑器件的逻辑功能及应用；2、利用74LS194进行扭环计数器的设计，重点掌握单片；3、利用74LS161、74LS160进行任意进制计数器的设计（反馈清零法和反馈置数法）；4、小规模同步时序逻辑电路设计方法及步骤。六、VHDL硬件描述语言掌握：1、VHDL的基本结构（实体、结构体、库、包、配置）；2、VHDL的数据对象(常量、变量及信号)；3、VHDL的常用数据类型（位、位矢量、标准逻辑位、整数等）；4、VHDL的基本语句（进程、if语句、case语句等）。重点掌握：数据选择器、译码器、移位寄存器、计数器和触发器的书中源代码七、自学方法本课程作为一门的专业课程，综合性强、内容多、难度大，自学者在自学过程中应该注意以下几点：1、学习前，应仔细阅读课程大纲的第一部分，了解课程的性质、地位和任务，熟悉课程的基本要求以及本课程与有关课程的联系，使以后的学习紧紧围绕课程的基本要求。2、在阅读某一章教材内容前，应先认真阅读大纲中该章的考核知识点、自学要求和考核要求，注意对各知识点的能力层次要求，以便在阅读教材时做到心中有数。3、阅读教材时，应根据大纲要求，要逐段细读，逐句推敲，集中精力，吃透每个知识点。对基本概念必须深刻理解，基本原理必须牢固掌握，在阅读中遇到个别细节问题不清楚，在不影响继续学习的前提下，可暂时搁置。4、重视理论联系实践，结合幼儿园教育活动实践进行学习，努力将课程内容与我国现实幼儿园教育活动实践联系起来，进行对照比较，分析研究，以增强感性认识，更深刻地领会教材的内容，将知识转化为能力，从而提高自己分析问题和解决问题的能力。八、复习题（完成以下三套作业，可占期末考试总分的40%，期末考试卷面分占60%）

《现代数字电路基础》试卷一一单项选择题1、有八个触发器的二进制计数器，它们最多有（C）种计数状态。A、8；

B、16；

C、256；

D、642、下列触发器中上升沿触发的是（

D

）。A、主从RS触发器；B、JK触发器；C、T触发器；D、D触发器3、下式中与非门表达式为（

D

）。A、Y=A+B；B、Y=AB；C、Y=；D、Y=4、逻辑电路如右图，函数式为（A）。

A、F=+；B、F=+C；C、F=；D、F=A+5、逻辑函数F=AB+BC的最小项表达式为（

C

）

A、F=m2+m3+m6

B、F=m2+m3+m7

C、F=m3+m6+m7

D、F=m3+m4+m76、74LS138译码器有（

C

）

A、三个输入端，三个输出端；

B、八个输入端，八个输出端；C、三个输入端，八个输出端；

D、八个输入端，三个输出端；7、单稳态触发器的输出状态有（

A

）

A、一个稳态、一个暂态

B、两个稳态C、

只有一个稳态

D、没有稳态8.逻辑函数，其对偶函数F*为（C）。A.B.C.D.(A+B)(A+B)9.

用卡诺图化简逻辑函数时，若每个方格群尽可能选大，则在化简后的最简表达式中（

B

）。

A．与项的个数少

B.每个与项中含有的变量个数少

C.

化简结果具有唯一性

D.每个与项中含有的变量个数多10.

已知某电路的真值表如下，该电路的逻辑表达式为（C）。A．B.C．D．ABCYABCY00001000001110110100110101111111二

填空题1.

三态门的“三态”指高电平、低电平和

高阻状态

。2.

逻辑代数的三个重要规则是代入规则、对偶规则和反演规则。3.

同步RS触发器中R、S为高电平有效，基本R、S触发器中R、S为

低

电平有效。4.

在进行A/D转换时，常按下面四个步骤进行，采样、保持、量化、

编码

。5.

当PN结外加正向电压时，PN结中的多子＿扩散＿形成较大的正向电流。6.

逻辑变量的异或表达式为：a⊕b=(¬a∧b)∨(a∧¬b)。7.

二进制数A=1011010；B=10111，则A-B=1000111。8.

组合电路没有记忆功能，因此，它是由基本的不带反馈回路的逻辑门组成。9.

将BCD码翻译成十个对应输出信号的电路称为二-十进制译码器，它有4个输入端，16个输出端。10.同步RS触发器的特性方程为：,其约束方程为：RS=0。三判断题1、逻辑变量的取值，1比0大。（×）2、对于MOS门电路多余端可以悬空。

（×）3、计数器的模是指对输入的计数脉冲的个数。

（×）4、JK触发器

的输入端

J

悬空，则相当于

J=0。（×）5、时序电路的输出状态仅与此刻输入变量有关。

（×）6、RS触发器的输出状态Q

N+1与原输出状态Q

N无关。

（×）7、JK触发器的

J=K=1

变成

T

触发器。（×）8、各种功能触发器之间可以相互转换。（√）9、优先编码只对优先级别高的信息进行编码。

（×）10、组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（×）

四

逻辑函数化简1、用公式法化简逻辑函数

F=A(B+)+(+C)+BCDE+(D+E)F

解：F=AB+A++C+BCDE+DF+EF2、用卡诺图法化简逻辑函数

F=

∑m（1，3，8，9，10，11，14，15）解：

五、综合题（共2题，每题15分，共30分）1设计电路为提高报警信号的可靠性，在有关部位安置了3个同类型的危险报警器，只有当3个危险报警器中至少有两个指示危险时，才实现关机操作。试画出具有该功能的逻辑电路。（真值表，逻辑表达式，逻辑电路图）

（1）真值表

（2）逻辑表达式

（3）逻辑电路图

2．双四选一数据选择器如图所示，其功能表达式如下。现要实现八选一数据选择器的功能（地址信号为A2A1A0，数据输入端信号为D7

~D0

），请画出电路连接图。Y1Y1Y2A0S1A1S2D23《现代数字电路基础》试题二

一、填空、选择与判断题

(共50分)1填空题（每空2分，共24分）（1）如分辨率用D/A转换器的最小输出电压与最大输出电压之比来表示，则10位D/A转换器的分辨率为（1/1024）。（2）数制转换（1101010）2=（152）8=（6A）16=（106）10。（19）=（10011）（3）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号（有关）；与电路原来的状态（无关）；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号（有关）；与信号作用前电路原来的状态（有关）。（4）写出下列公式：A+1=（1）；A+=（1）；A+0=（A）。

2

选择题（每题3分）共12分（1）下列电路中，不是组合逻辑电路的是＿B＿

(A)编码器

(B)

寄存器

(C)译码器

(D)

全加器（2）当逻辑函数有n个变量时，则共有＿C＿个变量取值组合。(A)n(B)2n(C)(D)（3）对于D触发器，欲使=，应使输入D=＿D＿。(A)0(B)1(C)(D)（4）读写存储器是＿A＿＿

(A)RAM

(B)ROM

(C)PLD

(D)PLA3

判断题（每题2分）共14分（1）若两个函数具有相同的真值表，则两个逻辑函数必然相等。（√）（2）因为A+B+AB=A+B+AB成立，所以A+B=A+B成立。（×）（3）D触发器的状态方程为=D，与无关，所以它没有记忆功能。（×）（4）时序电路中含有记忆功能的器件。

（√）（5）异步时序电路的各级触发器类型不同。

（×）（6）优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（×）（7）液晶显示器可以在完全黑暗的环境中使用。（×）二、化简题(共10

分)用代数法化简下列函数到最简与或表达式（每题5分）共10分Y=A（BC+）+A（B+C）Y=AB++B解：、Y=ABC+A+AB+AC=A（2）、Y=AB++B=AB+三、证明题(共10

分)

证明下列等式（每题5分）共10分（1）

用基本定律和基本公式证明等式AB+A=A证明：AB+A=A（B+）=A（2）

用真值表证明等式AB+C+BC=AB+C四、计算与分析题(共30

分)

1.已知某DAC电路输入10位二进制数，最大满度输出电压=5V，试求分辨率和最小分辨电压。（10分）

解：分辨率为10位，不考虑跳动因素，最小分辨电压为5/1024V

2.如下图的电路中，写出输出F的逻辑表达式，并画出真值表。（20分）解：F=A+B《现代数字电路基础》试卷三一、填空题：（每空1分，共15分）1．逻辑函数Y?AB?C的两种标准形式分别为（Y=AB+C）、（y=(A+C)(B+C)）。2．将2004个“1”异或起来得到的结果是（0）。3．半导体存储器的结构主要包含三个部分，分别是（存储单元）、（驱动电路）、（读写电路）。4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（5/32）v；当输入为10001000，则输出电压为（25/4）v。5．就逐次逼近型和双积分型两种A/D转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换速度快。6．由555定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。二、根据要求作题：1．将逻辑函数

P=AB+AC写成与或非型表达式，并用集电极开路门来实现。OC与非门实现如图：2．图1、2中电路均由CMOS门电路构成，写出P、Q

的表达式，并画出对应A、B、C的P、Q波形。三、分析图3所示电路，写出F1、F2的逻辑表达式，说明电路的逻辑功能。图中所用器件是8选1数据选择器

74LS151。试写出8选1数据选择器的输出函数式；画出A2、A1、A0从000~111连续变化时，Y的波形图；说明电路的逻辑功能。该电路为序列脉冲发生器，当A2、A1、A0从000~111连续变化时，Y端输出连续脉冲10110011。四、设计一位十进制数的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最简与非门实现的逻辑电路图。101010111100110111101111XXXXXX五、已知电路及CP、A的波形如图5（a）(b)所示，设触发器的初态均为“0”，试画出输出端B和C

的波形。六、用T触发器和异或门构成的某种电路如图6（a）所示，在示波器上观察到波形如图6(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。（6分）解：T=1，连线如图：七、电路如图6所示，其中RA=RB=10kΩ,C=0.1μf，图6试问：1．在Uk为高电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=?2．分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，列出状态转换表，画出完整的状态转换图；3．设Q3、Q2、Q1的初态为000，Uk所加正脉冲的宽度为Tw=6/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？（共15分）/jpkc2006/xiaoji2006/dgdz/test/test2.htm八、图8所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM中的数据见表8所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分）表1：地址输入数据输出A3A2A1A0D3D2D1D000000001001000110100010101100111100010011010101111001101111011111111000000110100010110101001100011111100000100100001010001110000CP波形如图所示：答:D3、D2、D1、D0频率比分别是1/15、3/15、5/15、7/15；《现代数字电路基础》试卷四一、填空1、（1001101）2=（77）10=（115）8=（4D）16；（27）10=（00100111）8421BCD。2、客观事物的最基本的逻辑关系有_与_逻辑_或_逻辑和_非_逻辑三种。3、函数F1=AB+BC的反演式F1=

；函数F2=A+BC的对偶式F2'=

。4、51个“1”连续进行异或运算，其结果是0。5、基本R-S触发器的特征方程为，(或RS=0)。6、按照逻辑功能的不同特点，数字电路可分为组合逻辑电路，时序逻辑电路两大类。7、J-K触发器，当J=K=0时，触发器处于__保持__状态；J=0、K=1时，触发器状态为___置“0”_；K=0、J=1时，触发器状态为__置“1”_；J=K=1时，触发器状态__翻转(或计数)_。8、某中规模寄存器内有3个触发器，用它构成的扭环型计数器模长为6；构成最长模计数器模长为7。二、化简1、用公式法化简下列逻辑函数。HYPERLINK"/link?url=CGjxo38u8xJmgPq_ZQQc5Jr_p-rc7V_N34_RCdF1MjfiDlZ