工学NO51同步时序电路课件

第五章同步时序电路

教学要求

1、掌握时序电路的概念，了解时序逻辑电路的基本结构、分类和描述方法；

2、通过对给定逻辑电路图剖析，确定该电路的逻辑功能；掌握同步时序逻辑电路的设计方法;

3、掌握常用时序功能模块进行逻辑设计的方法，并用它们构成所需的逻辑部件。第五章同步时序电路教学第五章同步时序电路时序逻辑电路：一个逻辑电路在任何时刻的稳定输出不仅与该时刻电路的输入信号有关，而且与该电路过去的输入有关，这样的逻辑电路称为“时序逻辑电路"。同步时序电路：异步时序电路：

分类电路中有一个公共时钟信号。电路状态的改变由输入信号引起。第五章同步时序电路时序逻辑电路：一个逻辑电路在任何§5.1同步时序电路的结构一.可控二进制计数器≥1≥11&&&§5.1同步时序电路的结构一.可控二进制计数器≥1≥11&当X=0时，当X=1时，≥1≥11&&&四进制计数器。原状态保持不变；当X=0时，≥1≥11&&&四进制计数器。原状态保持不变；二.时序图二.时序图三.时序逻辑电路模型时序电路由组合电路和存储(记忆)器件及反馈回路三部分组成，见下图:x1z1组合电路存储器件xn…zm………yry1Y1Ylx1.xn：时序电路的输入

或外部输入；z1.zm：时序电路的输出

或外部输出；y1..yr：时序电路的状态

或内部输入；Y1.Yl：时序电路的激励

或内部输出；三.时序逻辑电路模型时序电路由组合电路和存储(记忆)器件及反两种时序电路类型见下图：(a)同步时序电路x1z1组合电路存储器件或延时器件xn…zm………yry1Y1Yl(b)异步时序电路x1z1组合电路存储器件xn…zm………yry1Y1Yl时钟两种时序电路类型见下图：(a)同步时序电路x1z1组合电路

组合逻辑电路描述：逻辑表达式、真值表、卡诺图

时序逻辑电路描述：激励表、状态表、状态图组合逻辑电路描述：逻辑表达式、真值表、卡诺§5.2激励表、状态表、状态图激励表、状态表与状态图是用来表示同步时序电路的输入、输出、现态、次态之间转移关系的常用工具。一.激励表触发器的激励表：描述触发器从现态转换到次态时，对数据输入的要求。自变量：现态、次态因变量：输入数据§5.2激励表、状态表、状态图激励表、状态表与状态图是用来常用触发器的激励表常用触发器的激励表二.状态表状态表：描述时序电路输入与输出转换关系的表格。自变量：现态、输入数据因变量：次态二.状态表状态表：描述时序电路输入与输出转换关系的表格。自变三.状态图状态图：输入与状态转换关系的图形表示。以圆圈内数字表示状态，圆圈之间用箭头线相连，箭尾连现态，箭头连次态。三.状态图状态图：输入与状态转换关系的图形表示。§5.3同步时序电路分析逻辑电路图1.输出函数和触发器激励函数4.分析时序电路的外部性能触发器功能表3.状态表和状态图2.列出状态

转移真值表触发器次态方程2.电路次态方程组分析步骤：表格法代数法§5.3同步时序电路分析逻辑电路图1.输出函数和触发器激励例1：用表格法分析下图所示的同步时序逻辑电路。＝1K1J1CK2J2CQ2Q1CP1X解：第一步：写出输出函数和激励函数表达式。J1=K1=1 J2=K2=xQ1例1：用表格法分析下图所示的同步时序逻辑电路。＝1K1J1C第二步：列出状态转移真值表。激励函数J2K2J1K101011010010110101111111111111111次态Q2(n+1)

Q1(n+1)0110110011000110现态Q2nQ1n000011110001101100011011输入xJ1=K1=1 J2=K2=xQ1第二步：列出状态转移真值表。激励函数J2K2J1K10第三步：作出状态表和状态图。次态Q2(n+1)

Q1(n+1)00011011现态

Q2nQ1nx=0x=101101100110001100001101100011110x第三步：作出状态表和状态图。次态Q2(n+1)Q1第四步：用文字描述电路和逻辑功能。当x=0时,该电路进行加1计数,计数序列为:00011011当x=1时,该电路进行减1计数,计数序列为:00111001第四步：用文字描述电路和逻辑功能。当x=0时,该电路进行加1例2：试有代数法分析下图所示的同步时序逻辑电路。1D1CD2CQ2CPx&Q1z例2：试有代数法分析下图所示的同步时序逻辑电路。1D1CD解：第一步：写出输出函数和激励函数表达式。Z=xQ2Q1D2=x+Q2+Q1=xQ2Q1D1=x第二步：把激励函数表达式代入触发器的次态方程，得到电路的次态方程组。Q1(n+1)＝D1＝xQ2(n+1)＝D2＝xQ2Q1解：第一步：写出输出函数和激励函数表达式。Z=xQ2Q1第三步：根据次态方程组和输出函数表达式作出状态表和状态图。次态/输出(Q2(n+1)

Q1(n+1)/Z)00011110现态

Q2nQ1nx=0x=100/010/000/000/001/001/001/001/1000110111/0x/z0/00/00/01/01/10/01/0Q1(n+1)＝D1＝xQ2(n+1)＝D2＝xQ2Q1Z=xQ2Q1第三步：根据次态方程组和输出函数表达式作出状态表和状态图。次第四步：作出时序图，并说明电路的逻辑功能。典型输入序列：x=01011101初态：Q2Q1=00状态响应序列和输出响应序列为：

CP:1 2 3 4 5 6 7 8x:0 1 0 1 1 1 0 1

Q2:0 0 0 1 0 0 0 1

Q1:0 0 1 0 1 1 1 0Q2(n+1):0 0 1 0 0 0 1 0Q1(n+1):0 1 0 1 1 1 0 1Z:0 0 0 1 0 0 0 1第四步：作出时序图，并说明电路的逻辑功能。典型输入序列：xCPxQ2Q1Z12346785时序图：功能说明：该电路是一个"101"序列检测器。作业：P2255.15.2CPxQ2Q1Z12346785时序图：功能说明：该电路是一§5.4同步时序电路的设计同步时序逻辑电路设计又称同步时序逻辑电路综合，其基本指导思想是用尽可能少的触发器和门电路来完成设计。同步时序电路设计的一般步骤为：1.作原始状态图和状态表；2.对原始状态表化简；3.状态分配；4.选定触发器，求出输出函数和激励函数表达式；5.画出逻辑电路图。§5.4同步时序电路的设计同步时序逻辑电路设计又称同步时序一、建立原始状态图和原始状态表状态图是同步时序电路设计的依据，它必须正确反映设计要求。状态图的构成没有统一的方法，关键是要充分正确地理解设计要求，明确电路的输入条件和输出要求，输入和输出关系，以及状态的转换关系。原始状态图建立的一般过程为：假定一个初始状态，由此出发，每加入一个输入信号，则记忆其次态，并标出其相应的输出值。次态可能为现态、已有状态或新的状态，直到没有新的状态为止。每个状态的各种可能的输入值都要考虑到。一、建立原始状态图和原始状态表状态图是同步时序电路设计的依据例1：假设有一个三位二进制加、减法器（模8计数器），当X输入为1时，实现加1计数；当X为0时，实现减1计数，试作出该电路的原始状态图和状态表。解：ABCDEFGHAHGFEDCB当X为1时：当X为0时：计数器的输出可为状态本身，亦可看作外部输出。例1：假设有一个三位二进制加、减法器（模8计数器），当X输入1

AGBFCHED111111100000000原始状态图1AGBFCHED111111100000000原始状态图A/0G/0H/1F/0G/0E/0F/0D/0E/0C/0D/0B/0C/0A/1B/0H/0XQn+1/ZQnABCDEFGH01原始状态表A/0G/0H/1F/0G/0E/0F/0D/0E/0C/0例2:某序列检测器有一个输入端x和一个输出端Z。从x端输入一组按时间顺序排列的串行二进制码。当输入序列中出现101时，输出Z＝1，否则Z＝0。试作出该序列检测器原始状态图和状态表。ABCD1/11/00/00/00/01/00/01/0原始状态表B/0C/0D/1A/0B/0C/0B/0A/0XQn+1/ZQnABCD01例2:某序列检测器有一个输入端x和一个输出端Z。从x端输入一二、状态表的简化一般情况下，原始状态图和原始状态表中存在着多余的状态。状态个数越多，电路中所需的触发器的数目也越多，制造成本就越高。为降低制造成本，需要去掉多余的状态，即要进行状态简化。所谓状态简化，就是要获得一个最小化的状态表。这个表不仅能正确地反映设计的全部要求，而且状态的数目最少。二、状态表的简化一般情况下，原始状态图和原始状态表中存在着多

等效状态：设状态S1和S2是完全确定状态表中的两个状态,如果对于所有可能的输入序列，分别从状态S1 和状态S2出发，所得到的输出响应序列完全相同，则状态S1和S2是等效的，记作(S1,S2). 或说，状态S1和S2是等效对。

等效状态可以合并。等效状态：设状态S1和S2是完全确定状态表中的两

等效状态传递性：(S1,S2),(S2,S3)→(S1,S3)

等效类：彼此等效的状态集合。

最大等效类：不被其它等效类所包含的等效类，即所有彼此等效状态的集合。

一个状态也可能是一个最大等效类。

状态简化的任务是：要在原始状态表中找出全部最大等效类(最大等效类集合)，并将每一个最大等效类用一个状态来表示。等效状态传递性：(S1,S2),(S2,S3)→(S1,1.判别方法：第一、它们的输出完全相同；假定状态S1和S2是完全确定原始状态表中的两个现态，那么S1和S2等效的条件可归纳为在输入的各种取值组合下：(1)次态相同；第二、它们的次态满足下列条件之一，即(2)次态交错；(3)次态循环；(4)次态对等效。1.判别方法：第一、它们的输出完全相同；假定状态S1

SiSj1/0Sl0/10/1Sk1/0(1)次态相同：两种状态的次态相等B/0C/0D/1A/0B/0C/0B/0A/0XQn+1/ZQnABCD01Si和Sj等效B和D等效SiSj1/0Sl0/10/1Sk1/0(1)次态相同：两(2)次态交错：“次态对”与“现态对”交错

SiSj0/01/01/0Sk0/0B/1D/1D/0B/1D/0C/1B/0C/1XQn+1/ZQnABCD01Si和Sj等效B和C等效次态相同或交错(2)次态交错：“次态对”与“现态对”交错SiSj0/01

SiSj1/01/0SkSl0/00/00/10/1Sm1/01/0(3)次态循环：C/0A/0C/0D/1C/0A/1B/0D/0XQn+1/ZQnABCD01次态交错或相同或循环若Si和Sj等效，则Sk和Sl等效若Sk和Sl等效，则Si和Sj等效若B、C等效，则A、D等效若A、D等效，则B、C等效SiSj1/01/0SkSl0/00/00/10/1Sm1(4)次态对等效。

SiSj1/01/0SlSk0/10/1次态交错或等效(Sk,Sl等效)C/0A/0C/0C/1C/0C/1B/0D/0XQn+1/ZQnABCD01B、C等效，所以A、D等效(4)次态对等效。SiSj1/01/0SlSk0/10/12.状态简化方法：(1)观察法化简例：简化下表所示的状态表D/1A/0D/1A/0C/0A/0B/0A/0XQn+1/ZQnABCD01

A和B，C和D的输出完全相等；C和D在输入的各种取值组合下，次态相同，因此C和D等效；最大等效类为{A}，{B}，{C,D},分别用A',B',C'表示；

A和B在x=1时的次态不满足四条件之一，因此A和B不等效;2.状态简化方法：(1)观察法化简例：简化下表所示D/1A/D/1A/0D/1A/0C/0A/0B/0A/0XQn+1/ZQnABCD01最小化状态表为：C'/1A'/0C'/0A'/0B'/0A'/0XQn+1/ZQnA'B'C'01最大等效类为{A}，{B}，{C,D},分别用A',B',C'表示；

D/1A/0D/1A/0C/0A/0B/0A/0XQn+1/(2)隐含表法化简D/0C/1G/0D/0E/1C/0E/0D/1G/0D/0A/1F/0B/1C/0XQn+1/ZQnABCDEFG01例：简化下表所示的状态表解：作隐含表,顺序比较，寻找等效状态对状态对等效，打“√”；状态对不等效，打“╳”；状态对是否等效需进 一步检查，则标记次态对。ABCDEFGFEDCBCFBEAECFCDDE(2)隐含表法化简D/0C/1G/0D/0E/1C/0E/0ABCDEFGFEDCBCFBEAECFCDDE处于循环链中的每一个状态对都是等效状态对,一共四个等效对(A,B),(A,E),(B,E),(C,F)。关联比较，确定等效状态对AE→BE→CF√AB→CF√ABCDEFGFEDCBCFBEAECDDE确定最大等效类，作最小化状态表:四个等效对(A,B),(A,E),(B,E),(C,F)

四个最大等效类(A,B,E),(C,F),(D),(G)

令以上四个最大等效类依次为a,b,c,d.D/0C/1G/0D/0E/1C/0E/0D/1G/0D/0A/1F/0B/1C/0XQn+1/ZQnABCDEFG01c/0b/1a/0c/1d/0c/0a/1b/0XQn+1/ZQnabcd01确定最大等效类，作最小化状态表:四个等效对(A,B),三、状态分配(状态编码)给最小化状态表中的每一个状态指定一个二进制代码，形成二进制状态表。通常情况下，状态编码的方案不一样，所得到的输出函数和激励函数的表达式也不同，由此而设计出来的电路复杂度也不同。状态分配的任务是：决定编码的长度；寻找一种最佳的或接近最佳的状态分配方案。三、状态分配(状态编码)给最小化状态表中的每一个状态指定一个状态分配的基本原则有四条：(1)在相同输入条件下具有相同次态的现态，应尽可能分配相邻的二进制代码；(2)在相邻输入条件，同一现态的次态应尽可能分配相邻的二进制代码；(3)输出完全相同的现态应尽可能分配相邻的二进制代码；(4)最小化状态表中出现次数最多的状态或初始状态应分配逻辑0。状态分配的基本原则有四条：(1)在相同输入条件下具有相同次例：对下表所示的状态表进行状态分配解：现态次态/输出x=0x=1ABCDC/0C/0B/0A/1D/0A/0D/0B/1确定n=2确定分配方案

由规则(1)得A和B,A和C应相邻；

由规则(2)得C和D,C和A,B和D,A和B应相邻；

由规则(3)得A,B,C三者应相邻,即AB,AC,BC应相邻；

由规则(4)得A分配为逻辑0。例：对下表所示的状态表解：现态次态/输出x=0x=1AC/0ABDC0101y2y1A:B:C:D:y2y10 01 00 11 1

由规则(1)得A和B,A和C应相邻；

由规则(2)得C和D,C和A,B和D,A和B应相邻；

由规则(3)得A,B,C三者应相邻,即A和B,A和C,B和C应相邻；

由规则(4)得A分配为逻辑0。ABDC0101y2y1A:y2y10 0最后我们可以得到二进制状态表现态y2y1次态y2(n+1)y1(n+1)/输出x=0x=10 00 11 11 001/010/000/101/011/011/010/100/0注意：有时满足分配原则的分配方案不唯一，这时可任选一种。现态次态/输出x=0x=1ABCDC/0C/0B/0A/1D/0A/0D/0B/1最后我们可以得到二进制状态表现态次态y2(n+1)y1(n+四、确定激励函数和输出函数例：若用D触发器实现下表所示的二进制状态表，试写出激励和输出函数。解：确定激励函数现态y2y1y2(n+1)y1(n+1)/输出Zx=0x=10001111010/000/001/100/101/000/110/111/1现态

y2y1次态y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0输入x激励函数D2D11 00 00 10 00 10 01 01 11 00 00 10 00 10 01 01 100001111四、确定激励函数和输出函数例：若用D触发器实现下表所示的二进1000000101y1xy211101010D2现态

y2y1次态y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0输入x激励函数D2D110000100010010111000010001001011000011110010000101y1xy211101100D11000000101y1xy211101010D2现态次态0Z=y2+xy10110000101y1xy211101011Z确定输出函数现态y2y1y2(n+1)y1(n+1)/输出Zx=0x=10001111010/000/001/100/101/000/110/111/1Z=y2+xy10110000101y1xy21110101例：若用J-K触发器实现下表所示的二进制状态表，试写出激励和输出函数。

现

态

y2y1次态y2(n+1)y1(n+1)/输出Zx=0x=10 00 11 11 011/000/000/101/001/000/110/111/0例：若用J-K触发器实现下表所示的二进制状态表，试写出激励解：确定激励函数现态

y2y1次态y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0输入x激励函数J2K2J1K11 10 00 00 10 10 01 01 11d 1d0d d1d1 d1d1 1d0d 1d0d d1d0 d1d0 1d00001111现态y2y1y2(n+1)y1(n+1)/输出Zx=0x=10001111011/000/000/101/001/000/110/111/0QQ(n+1)J K0 d1 dd 1d 00 00 11 01 1解：确定激励函数现态次态0 0输入激励函数1 11d 1J1=1现态

y2y1次态y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0输入x激励函数J2K2J1K11 10 00 00 10 10 01 01 11d 1d0d d1d1 d1d1 1d0d 1d0d d1d0 d1d0 1d00001111xy21dd0000101y11110d0d0J2xy2d11d000101y111100d0dK2xy211dd000101y1111011ddJ1xy2dd11000101y11110dd11K1K1=1J1=1现态次态0 0输入激励函数1 11d 1d0xyZ=y2y1+xy10010000101y1xy211100011Z确定输出函数现态y2y1y2(n+1)y1(n+1)/输出Zx=0x=10001111011/000/000/101/001/000/110/111/0Z=y2y1+xy10010000101y1xy211100五、画出逻辑电路图先画出触发器并给触发器编号，再根据激励函数和输出函数画出组合逻辑部分的电路，最后画出同步时钟信号线。五、画出逻辑电路图先画出触发器并给触发器编号，再根据激励函数CP例如：1x&z1&1D1CD2Cy2y1y2y1CP例如：1x&z1&1D1CD2Cy2y1y2y1六、同步时序逻辑电路设计举例例：设计一个“111…”序列检测器，用来检测串行二进制序列，要求每当连续输入3个(或3个以上)1时，检测器输出为1，否则输出为0。其典型输入输出序列如下：输入x：0 1 1 1 0 1 1 1 1 0输出Z：0 0 0 1 0 0 0 1 1 0 六、同步时序逻辑电路设计举例例：设计一个“111…”序列解：作状态图和状态表A0/00/00/00/0B1/0D1/11/1C1/0现态次态/输出Zx=0x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1解：作状态图和状态表A0/00/00/00/0B1/0D1状态化简 用观察法可得最大等效类为：(A),(B),(C,D)令C＝(C,D),可得下列最简状态表现态次态/输出Zx=0x=1ABCA/0A/0A/0B/0C/0C/1现态次态/输出Zx=0x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1状态化简 用观察法可得最大等效类为：(A),(B),(状态分配：

AB，BC，AC应相邻

AB，AC应相邻

AB应相邻

A应为逻辑0ACB0101y1y2现态次态/输出Zx=0x=1ABCA/0A/0A/0B/0C/0C/1状态分配：AB，BC，AC应相邻ACB0101y1y2现现态y2y1次态y2(n+1)y1(n+1)/输出Zx=0x=10 00 11 100/000/000/001/011/011/1现态次态/输出Zx=0x=1ABCA/0A/0A/0B/0C/0C/1ACB0101y1y2现态y2y1次态y2(n+1)y1(n+1)/输出Zx=0现

态

y2y1次态y2(n+1y1(n+1)0 00 11 11 00 00 11 11 0输入x激励函数J2K2J1K10 00 00 0d d0 11 11 1d d0 d 0 d0 d d 1d 1 d 1d d d d0 d 1 d1 d d 0d 0 d 0d d d d00001111输出Z000d001dQQ(n+1)J K0 d1 dd 1d 00 00 11 01 1确定激励函数和输出函数表达式：选用J－K触发器现态次态0 0输入激励函数0 00 d xy20dd0000101y11110d0d1J2xy2dd1d000101y11110dd0dK2xy20ddd000101y11110d1ddJ1xy2dd11000101y11110dd00K1xy20d00000101y11110d010ZJ2=xy1,k2=xJ1=x,k1=xZ=xy2

现态

y2y10 00 11 11 00 00 11 11 0输入x激励函数J2K2J1K10 d 0 d0 d d 1d 1 d 1d d d d0 d 1 d1 d d 0d 0 d 0d d d d00001111输出Z000d001dxy20dd0000101y11110d0d1J2xy2dd画电路图J2=xy1, k2=xJ1=x, k1=xZ=xy2K1CK2Cy2CPxy1zy2&y11&J1J2画电路图J2=xy1, k2=xK1CK2Cy2CPxy作业：P233

5.275.28作业：P233第五章同步时序电路

教学要求

1、掌握时序电路的概念，了解时序逻辑电路的基本结构、分类和描述方法；

2、通过对给定逻辑电路图剖析，确定该电路的逻辑功能；掌握同步时序逻辑电路的设计方法;

3、掌握常用时序功能模块进行逻辑设计的方法，并用它们构成所需的逻辑部件。第五章同步时序电路教学第五章同步时序电路时序逻辑电路：一个逻辑电路在任何时刻的稳定输出不仅与该时刻电路的输入信号有关，而且与该电路过去的输入有关，这样的逻辑电路称为“时序逻辑电路"。同步时序电路：异步时序电路：

分类电路中有一个公共时钟信号。电路状态的改变由输入信号引起。第五章同步时序电路时序逻辑电路：一个逻辑电路在任何§5.1同步时序电路的结构一.可控二进制计数器≥1≥11&&&§5.1同步时序电路的结构一.可控二进制计数器≥1≥11&当X=0时，当X=1时，≥1≥11&&&四进制计数器。原状态保持不变；当X=0时，≥1≥11&&&四进制计数器。原状态保持不变；二.时序图二.时序图三.时序逻辑电路模型时序电路由组合电路和存储(记忆)器件及反馈回路三部分组成，见下图:x1z1组合电路存储器件xn…zm………yry1Y1Ylx1.xn：时序电路的输入

或外部输入；z1.zm：时序电路的输出

或外部输出；y1..yr：时序电路的状态

或内部输入；Y1.Yl：时序电路的激励

或内部输出；三.时序逻辑电路模型时序电路由组合电路和存储(记忆)器件及反两种时序电路类型见下图：(a)同步时序电路x1z1组合电路存储器件或延时器件xn…zm………yry1Y1Yl(b)异步时序电路x1z1组合电路存储器件xn…zm………yry1Y1Yl时钟两种时序电路类型见下图：(a)同步时序电路x1z1组合电路

组合逻辑电路描述：逻辑表达式、真值表、卡诺图

时序逻辑电路描述：激励表、状态表、状态图组合逻辑电路描述：逻辑表达式、真值表、卡诺§5.2激励表、状态表、状态图激励表、状态表与状态图是用来表示同步时序电路的输入、输出、现态、次态之间转移关系的常用工具。一.激励表触发器的激励表：描述触发器从现态转换到次态时，对数据输入的要求。自变量：现态、次态因变量：输入数据§5.2激励表、状态表、状态图激励表、状态表与状态图是用来常用触发器的激励表常用触发器的激励表二.状态表状态表：描述时序电路输入与输出转换关系的表格。自变量：现态、输入数据因变量：次态二.状态表状态表：描述时序电路输入与输出转换关系的表格。自变三.状态图状态图：输入与状态转换关系的图形表示。以圆圈内数字表示状态，圆圈之间用箭头线相连，箭尾连现态，箭头连次态。三.状态图状态图：输入与状态转换关系的图形表示。§5.3同步时序电路分析逻辑电路图1.输出函数和触发器激励函数4.分析时序电路的外部性能触发器功能表3.状态表和状态图2.列出状态

转移真值表触发器次态方程2.电路次态方程组分析步骤：表格法代数法§5.3同步时序电路分析逻辑电路图1.输出函数和触发器激励例1：用表格法分析下图所示的同步时序逻辑电路。＝1K1J1CK2J2CQ2Q1CP1X解：第一步：写出输出函数和激励函数表达式。J1=K1=1 J2=K2=xQ1例1：用表格法分析下图所示的同步时序逻辑电路。＝1K1J1C第二步：列出状态转移真值表。激励函数J2K2J1K101011010010110101111111111111111次态Q2(n+1)

Q1(n+1)0110110011000110现态Q2nQ1n000011110001101100011011输入xJ1=K1=1 J2=K2=xQ1第二步：列出状态转移真值表。激励函数J2K2J1K10第三步：作出状态表和状态图。次态Q2(n+1)

Q1(n+1)00011011现态

Q2nQ1nx=0x=101101100110001100001101100011110x第三步：作出状态表和状态图。次态Q2(n+1)Q1第四步：用文字描述电路和逻辑功能。当x=0时,该电路进行加1计数,计数序列为:00011011当x=1时,该电路进行减1计数,计数序列为:00111001第四步：用文字描述电路和逻辑功能。当x=0时,该电路进行加1例2：试有代数法分析下图所示的同步时序逻辑电路。1D1CD2CQ2CPx&Q1z例2：试有代数法分析下图所示的同步时序逻辑电路。1D1CD解：第一步：写出输出函数和激励函数表达式。Z=xQ2Q1D2=x+Q2+Q1=xQ2Q1D1=x第二步：把激励函数表达式代入触发器的次态方程，得到电路的次态方程组。Q1(n+1)＝D1＝xQ2(n+1)＝D2＝xQ2Q1解：第一步：写出输出函数和激励函数表达式。Z=xQ2Q1第三步：根据次态方程组和输出函数表达式作出状态表和状态图。次态/输出(Q2(n+1)

Q1(n+1)/Z)00011110现态

Q2nQ1nx=0x=100/010/000/000/001/001/001/001/1000110111/0x/z0/00/00/01/01/10/01/0Q1(n+1)＝D1＝xQ2(n+1)＝D2＝xQ2Q1Z=xQ2Q1第三步：根据次态方程组和输出函数表达式作出状态表和状态图。次第四步：作出时序图，并说明电路的逻辑功能。典型输入序列：x=01011101初态：Q2Q1=00状态响应序列和输出响应序列为：

CP:1 2 3 4 5 6 7 8x:0 1 0 1 1 1 0 1

Q2:0 0 0 1 0 0 0 1

Q1:0 0 1 0 1 1 1 0Q2(n+1):0 0 1 0 0 0 1 0Q1(n+1):0 1 0 1 1 1 0 1Z:0 0 0 1 0 0 0 1第四步：作出时序图，并说明电路的逻辑功能。典型输入序列：xCPxQ2Q1Z12346785时序图：功能说明：该电路是一个"101"序列检测器。作业：P2255.15.2CPxQ2Q1Z12346785时序图：功能说明：该电路是一§5.4同步时序电路的设计同步时序逻辑电路设计又称同步时序逻辑电路综合，其基本指导思想是用尽可能少的触发器和门电路来完成设计。同步时序电路设计的一般步骤为：1.作原始状态图和状态表；2.对原始状态表化简；3.状态分配；4.选定触发器，求出输出函数和激励函数表达式；5.画出逻辑电路图。§5.4同步时序电路的设计同步时序逻辑电路设计又称同步时序一、建立原始状态图和原始状态表状态图是同步时序电路设计的依据，它必须正确反映设计要求。状态图的构成没有统一的方法，关键是要充分正确地理解设计要求，明确电路的输入条件和输出要求，输入和输出关系，以及状态的转换关系。原始状态图建立的一般过程为：假定一个初始状态，由此出发，每加入一个输入信号，则记忆其次态，并标出其相应的输出值。次态可能为现态、已有状态或新的状态，直到没有新的状态为止。每个状态的各种可能的输入值都要考虑到。一、建立原始状态图和原始状态表状态图是同步时序电路设计的依据例1：假设有一个三位二进制加、减法器（模8计数器），当X输入为1时，实现加1计数；当X为0时，实现减1计数，试作出该电路的原始状态图和状态表。解：ABCDEFGHAHGFEDCB当X为1时：当X为0时：计数器的输出可为状态本身，亦可看作外部输出。例1：假设有一个三位二进制加、减法器（模8计数器），当X输入1

AGBFCHED111111100000000原始状态图1AGBFCHED111111100000000原始状态图A/0G/0H/1F/0G/0E/0F/0D/0E/0C/0D/0B/0C/0A/1B/0H/0XQn+1/ZQnABCDEFGH01原始状态表A/0G/0H/1F/0G/0E/0F/0D/0E/0C/0例2:某序列检测器有一个输入端x和一个输出端Z。从x端输入一组按时间顺序排列的串行二进制码。当输入序列中出现101时，输出Z＝1，否则Z＝0。试作出该序列检测器原始状态图和状态表。ABCD1/11/00/00/00/01/00/01/0原始状态表B/0C/0D/1A/0B/0C/0B/0A/0XQn+1/ZQnABCD01例2:某序列检测器有一个输入端x和一个输出端Z。从x端输入一二、状态表的简化一般情况下，原始状态图和原始状态表中存在着多余的状态。状态个数越多，电路中所需的触发器的数目也越多，制造成本就越高。为降低制造成本，需要去掉多余的状态，即要进行状态简化。所谓状态简化，就是要获得一个最小化的状态表。这个表不仅能正确地反映设计的全部要求，而且状态的数目最少。二、状态表的简化一般情况下，原始状态图和原始状态表中存在着多

等效状态：设状态S1和S2是完全确定状态表中的两个状态,如果对于所有可能的输入序列，分别从状态S1 和状态S2出发，所得到的输出响应序列完全相同，则状态S1和S2是等效的，记作(S1,S2). 或说，状态S1和S2是等效对。

等效状态可以合并。等效状态：设状态S1和S2是完全确定状态表中的两

等效状态传递性：(S1,S2),(S2,S3)→(S1,S3)

等效类：彼此等效的状态集合。

最大等效类：不被其它等效类所包含的等效类，即所有彼此等效状态的集合。

一个状态也可能是一个最大等效类。

状态简化的任务是：要在原始状态表中找出全部最大等效类(最大等效类集合)，并将每一个最大等效类用一个状态来表示。等效状态传递性：(S1,S2),(S2,S3)→(S1,1.判别方法：第一、它们的输出完全相同；假定状态S1和S2是完全确定原始状态表中的两个现态，那么S1和S2等效的条件可归纳为在输入的各种取值组合下：(1)次态相同；第二、它们的次态满足下列条件之一，即(2)次态交错；(3)次态循环；(4)次态对等效。1.判别方法：第一、它们的输出完全相同；假定状态S1

SiSj1/0Sl0/10/1Sk1/0(1)次态相同：两种状态的次态相等B/0C/0D/1A/0B/0C/0B/0A/0XQn+1/ZQnABCD01Si和Sj等效B和D等效SiSj1/0Sl0/10/1Sk1/0(1)次态相同：两(2)次态交错：“次态对”与“现态对”交错

SiSj0/01/01/0Sk0/0B/1D/1D/0B/1D/0C/1B/0C/1XQn+1/ZQnABCD01Si和Sj等效B和C等效次态相同或交错(2)次态交错：“次态对”与“现态对”交错SiSj0/01

SiSj1/01/0SkSl0/00/00/10/1Sm1/01/0(3)次态循环：C/0A/0C/0D/1C/0A/1B/0D/0XQn+1/ZQnABCD01次态交错或相同或循环若Si和Sj等效，则Sk和Sl等效若Sk和Sl等效，则Si和Sj等效若B、C等效，则A、D等效若A、D等效，则B、C等效SiSj1/01/0SkSl0/00/00/10/1Sm1(4)次态对等效。

SiSj1/01/0SlSk0/10/1次态交错或等效(Sk,Sl等效)C/0A/0C/0C/1C/0C/1B/0D/0XQn+1/ZQnABCD01B、C等效，所以A、D等效(4)次态对等效。SiSj1/01/0SlSk0/10/12.状态简化方法：(1)观察法化简例：简化下表所示的状态表D/1A/0D/1A/0C/0A/0B/0A/0XQn+1/ZQnABCD01

A和B，C和D的输出完全相等；C和D在输入的各种取值组合下，次态相同，因此C和D等效；最大等效类为{A}，{B}，{C,D},分别用A',B',C'表示；

A和B在x=1时的次态不满足四条件之一，因此A和B不等效;2.状态简化方法：(1)观察法化简例：简化下表所示D/1A/D/1A/0D/1A/0C/0A/0B/0A/0XQn+1/ZQnABCD01最小化状态表为：C'/1A'/0C'/0A'/0B'/0A'/0XQn+1/ZQnA'B'C'01最大等效类为{A}，{B}，{C,D},分别用A',B',C'表示；

D/1A/0D/1A/0C/0A/0B/0A/0XQn+1/(2)隐含表法化简D/0C/1G/0D/0E/1C/0E/0D/1G/0D/0A/1F/0B/1C/0XQn+1/ZQnABCDEFG01例：简化下表所示的状态表解：作隐含表,顺序比较，寻找等效状态对状态对等效，打“√”；状态对不等效，打“╳”；状态对是否等效需进 一步检查，则标记次态对。ABCDEFGFEDCBCFBEAECFCDDE(2)隐含表法化简D/0C/1G/0D/0E/1C/0E/0ABCDEFGFEDCBCFBEAECFCDDE处于循环链中的每一个状态对都是等效状态对,一共四个等效对(A,B),(A,E),(B,E),(C,F)。关联比较，确定等效状态对AE→BE→CF√AB→CF√ABCDEFGFEDCBCFBEAECDDE确定最大等效类，作最小化状态表:四个等效对(A,B),(A,E),(B,E),(C,F)

四个最大等效类(A,B,E),(C,F),(D),(G)

令以上四个最大等效类依次为a,b,c,d.D/0C/1G/0D/0E/1C/0E/0D/1G/0D/0A/1F/0B/1C/0XQn+1/ZQnABCDEFG01c/0b/1a/0c/1d/0c/0a/1b/0XQn+1/ZQnabcd01确定最大等效类，作最小化状态表:四个等效对(A,B),三、状态分配(状态编码)给最小化状态表中的每一个状态指定一个二进制代码，形成二进制状态表。通常情况下，状态编码的方案不一样，所得到的输出函数和激励函数的表达式也不同，由此而设计出来的电路复杂度也不同。状态分配的任务是：决定编码的长度；寻找一种最佳的或接近最佳的状态分配方案。三、状态分配(状态编码)给最小化状态表中的每一个状态指定一个状态分配的基本原则有四条：(1)在相同输入条件下具有相同次态的现态，应尽可能分配相邻的二进制代码；(2)在相邻输入条件，同一现态的次态应尽可能分配相邻的二进制代码；(3)输出完全相同的现态应尽可能分配相邻的二进制代码；(4)最小化状态表中出现次数最多的状态或初始状态应分配逻辑0。状态分配的基本原则有四条：(1)在相同输入条件下具有相同次例：对下表所示的状态表进行状态分配解：现态次态/输出x=0x=1ABCDC/0C/0B/0A/1D/0A/0D/0B/1确定n=2确定分配方案

由规则(1)得A和B,A和C应相邻；

由规则(2)得C和D,C和A,B和D,A和B应相邻；

由规则(3)得A,B,C三者应相邻,即AB,AC,BC应相邻；

由规则(4)得A分配为逻辑0。例：对下表所示的状态表解：现态次态/输出x=0x=1AC/0ABDC0101y2y1A:B:C:D:y2y10 01 00 11 1

由规则(1)得A和B,A和C应相邻；

由规则(2)得C和D,C和A,B和D,A和B应相邻；

由规则(3)得A,B,C三者应相邻,即A和B,A和C,B和C应相邻；

由规则(4)得A分配为逻辑0。ABDC0101y2y1A:y2y10 0最后我们可以得到二进制状态表现态y2y1次态y2(n+1)y1(n+1)/输出x=0x=10 00 11 11 001/010/000/101/011/011/010/100/0注意：有时满足分配原则的分配方案不唯一，这时可任选一种。现态次态/输出x=0x=1ABCDC/0C/0B/0A/1D/0A/0D/0B/1最后我们可以得到二进制状态表现态次态y2(n+1)y1(n+四、确定激励函数和输出函数例：若用D触发器实现下表所示的二进制状态表，试写出激励和输出函数。解：确定激励函数现态y2y1y2(n+1)y1(n+1)/输出Zx=0x=10001111010/000/001/100/101/000/110/111/1现态

y2y1次态y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0输入x激励函数D2D11 00 00 10 00 10 01 01 11 00 00 10 00 10 01 01 100001111四、确定激励函数和输出函数例：若用D触发器实现下表所示的二进1000000101y1xy211101010D2现态

y2y1次态y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0输入x激励函数D2D110000100010010111000010001001011000011110010000101y1xy211101100D11000000101y1xy211101010D2现态次态0Z=y2+xy10110000101y1xy211101011Z确定输出函数现态y2y1y2(n+1)y1(n+1)/输出Zx=0x=10001111010/000/001/100/101/000/110/111/1Z=y2+xy10110000101y1xy21110101例：若用J-K触发器实现下表所示的二进制状态表，试写出激励和输出函数。

现

态

y2y1次态y2(n+1)y1(n+1)/输出Zx=0x=10 00 11 11 011/000/000/101/001/000/110/111/0例：若用J-K触发器实现下表所示的二进制状态表，试写出激励解：确定激励函数现态

y2y1次态y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0输入x激励函数J2K2J1K11 10 00 00 10 10 01 01 11d 1d0d d1d1 d1d1 1d0d 1d0d d1d0 d1d0 1d00001111现态y2y1y2(n+1)y1(n+1)/输出Zx=0x=10001111011/000/000/101/001/000/110/111/0QQ(n+1)J K0 d1 dd 1d 00 00 11 01 1解：确定激励函数现态次态0 0输入激励函数1 11d 1J1=1现态

y2y1次态y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0输入x激励函数J2K2J1K11 10 00 00 10 10 01 01 11d 1d0d d1d1 d1d1 1d0d 1d0d d1d0 d1d0 1d00001111xy2