电子课程设计报告-数字电子钟电路设计

（电子技术课程）设计说明书数字电子钟电路设计起止日期：2016年坦月14日至2016年1£月18_日赵盼瑶电气工程赵盼瑶电气工程140214401300004TOC\o"1-5"\h\z班 级学 号成 绩指导教师（签字）电气与信息工程学院（部）2016年11月18日一、设计题目数字电子钟电路的设计二、设计目的1、利用模拟电子和数字电子技术知识，作一次理论和实践相结合的系统的综合训练。2、熟悉集成电路的引脚安排和各芯片的逻辑功能及使用方法3、了解数字电子钟的组成及工作原理4、熟悉数字电子钟的设计与制作三、设计任务及要求：1、设计任务（1）设计出一个数字电子钟电路2、设计要求（1）以24小时为一个计数周期，具有“时”、“分”、“秒”数字数码管显示电路；（2）具有校时功能；（3）整点前10秒，数字钟会自动报时，以示提醒；（4）设计+5V直流电源；（设计220V输入，+5V输出）（5）启动电路；（6）用PROTEUS画出电路原理图仿真成功再用数字电子技术实验箱验证。四、设计步骤及内容：1、首先设计一个秒脉冲产生电路可采用555定时器构成多谐振荡器，通过设计多谐振荡器电阻、电容的参数大小，使555定时器输出一个固定频率为1HZ的方波（f=1.43/［（R1+2R2）*c］）,设计电路如下图1-1所示：

图1-1秒脉冲产生电路2、设计计时电路计时电路即是计数电路，通过计数器集成芯片如：74LS192（十进制可逆计数器，为异步清零）、74LS161（十六进制计数器，为异步清零）、74LS163（同步清零）等完成对秒脉冲的计数，选用时要重点考虑所选择的计数器芯片的进制问题。秒钟个位计到9进10时，秒钟个位回0，秒钟十位进1，秒钟计到59,进60时，秒钟回00，分钟进1…，以此类推，完成全部计时设计；可通过添加相应的与非门电路，使计数器按照要求回0074LS192/161/163计数器芯片管脚如下图1-2所示（本次设计采用的为74LS192）：输入端U7加法脉冲输入40—D0D1D2D3Q0Q1Q2Q3输出端减法脉冲输入-14UPDNPLMR74LS192TCUTCD>42r0输入端U7加法脉冲输入40—D0D1D2D3Q0Q1Q2Q3输出端减法脉冲输入-14UPDNPLMR74LS192TCUTCD>42r0D0Q0D1Q1D2Q2D3Q3RCOENP)ENTCLKLOADMR413674LS161-W—ENP/ENT/RCO为使能端，正常工作时将其置为高电平；CLK脉冲输入端。U7D0D1D2D3ENPENTCLKLOADMR74LS163Q0Q1Q2Q3RCO14图1-274LS192/161/163计数器芯片管脚图3、显示电路根据EWB或PROTEUS元器件库中数码管的不同，有四个引脚的（显示二进制，内自带译码器）、有8个引脚的（显示8段位码，需要添加译码芯片，共阴极数码管可采用74LS47译码器，共阳极数码显示管可采用74LS48译码器），完成计数结果的输出显示。下图1-3为74LS48译码器管脚说明（47管脚功能与其一样）：AQABQBCQCDQDBI/RBOQERBIQFLTQG712674LS4813121110915712674LS481312111091514U9三个使能端置高电平；功能端的作用如下：1、LT=0、BI/RBO=1时，灯测试功能；2、LT=1、RBI=0时，灭零功能；3、LT=1、RBI=0灭灯功能；图1-374LS48译码器管脚图本次设计中采用的为自带译码器的四个引脚BCD数码管显示，下图1-4为秒计数显示电路；分、时电路原理与其相似，图1-5为计时器实现时、分、秒的仿真图：图1-4秒计数显示电路图1-4秒计数显示电路74LS0074LS00图1-5计时器实现时、分、秒的仿真图4、校准电路通过RS触发器及与非门对“时”和“分”进行校准的电路如图1-6所示。下面以校“分”电路来说明校准电路的原理：①正常计数时，G1门开，秒脉冲进行单位产生的分脉冲可通过G1,G3（开门状态）送入分计数器，此时G2封锁，校准脉冲（即秒脉冲）进不去。②按下S1则G1封锁，“分”脉冲受阻，而G2打开，秒脉冲进入分计数器进行快速计数（即较分），校时电路与此完全相同。图1-6校准电路图1-6校准电路号55、整点报时电路根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。报时电路选74HC30，选蜂鸣器为电声器件，电路如图1-7所示：图1-7整点报时电路6、设计+5V直流电源，如图1-8所示:U3图1-8+5V直流电源电路220V，50Hz的交流电经过降压变压器得到12V,50Hz；经过由四个二极管组成的整流桥整流，将电