工学数字电路第三章课件

3逻辑门电路3.1MOS逻辑门电路3.2

TTL逻辑门电路*3.3射极耦合逻辑门电路*3.4砷化镓逻辑门电路3.5逻辑描述中的几个问题3.6逻辑门电路使用中的几个实际问题*3.7用VerilogHDL描述逻辑门电路3逻辑门电路3.1MOS逻辑门电路1教学基本要求：1、了解半导体器件的开关特性。2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。3、学会门电路逻辑功能分析方法。4、掌握逻辑门的主要参数及在应用中的接口问题。3.逻辑门电路教学基本要求：3.逻辑门电路23.1MOS逻辑门3.1.1数字集成电路简介3.1.2逻辑门的一般特性3.1.3

MOS开关及其等效电路3.1.4

CMOS反相器3.1.5

CMOS逻辑门电路3.1.6

CMOS漏极开路门和三态输出门电路3.1.7

CMOS传输门3.1.8

CMOS逻辑门电路的技术参数3.1MOS逻辑门3.1.1数字集成电路简介3.131、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门3.1.1数字集成电路简介1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、41.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC74AUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低

74系列74LS系列74AS系列74ALS2.TTL集成电路:广泛应用于中大规模集成电路3.1.1数字集成电路简介1.CMOS集成电路:4000系列74HC74HCT7453.1.2逻辑门电路的一般特性1.输入和输出的高、低电平

vO

vI

驱动门G1

负载门G2

1

1

输出高电平的下限值

VOH(min)输入低电平的上限值VIL(max)输入高电平的下限值VIL(min)输出低电平的上限值

VOH(max)输出高电平+VDD

VOH(min)VOL(max)

0

G1门vO范围

vO

输出低电平

输入高电平VIH(min)

VIL(max)

+VDD

0

G2门vI范围

输入低电平

vI

3.1.2逻辑门电路的一般特性1.输入和输出的高、低电平6VNH

—当前级门输出高电平的最小值时允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：VNL—当前级门输出低电平的最大值时允许正向噪声电压的最大值负载门输入低电平时的噪声容限：2.噪声容限VNH=VOH(min)－VIH(min)

VNL=VIL(max)－VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力

1

驱动门

vo

1

负载门

vI

噪声

VNH—当前级门输出高电平的最小负载门输入高电平时的噪声7类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间

tPHL

输出

50%

90%

50%

10%

tPLH

tf

tr

输入

50%

50%

10%

90%

类型74HC74HCT74LVC74AUCtPLH或tPHL84.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。5.延时功耗积是速度功耗综合性的指标.延时功耗积，用符号DP表示 扇入数：取决于逻辑门的输入端的个数。6.扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，CMOS门电路有动态功耗4.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电9扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。

（a)带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。

高电平扇出数:IOH:驱动门的输出端为高电平电流IIH:负载门的输入电流为。扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。10(b)带灌电流负载当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。IOL：驱动门的输出端为低电平电流 IIL：负载门输入端电流之和 (b)带灌电流负载当负载门的个数增加时，总的灌电流IOL将增11电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗－延迟积/mW-ns直流噪声容限输出逻辑摆幅/VVNL/VVNH/VTTLCT54/74＋510151501.22.23.5CT54LS/74LS＋57.52150.40.53.5HTL＋158530255077.513ECLCE10K系列－5.2225500.1550.1250.8CE100K系列－4.50.7540300.1350.1300.8CMOSVDD=5V＋5455×10－3225×10－32.23.45VDD=15V＋151215×10－3180×10－36.59.015高速CMOS＋581×10－38×10－31.01.55

各类数字集成电路主要性能参数的比较电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗－延123.1.3

MOS开关及其等效电路：MOS管工作在可变电阻区，输出低电平:MOS管截止，输出高电平当υI

<VT当υI

>VT3.1.3MOS开关及其等效电路：MOS管工作在可变电阻区13MOS管相当于一个由vGS控制的无触点开关。MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。MOS管截止，相当于开关“断开”输出为高电平。当输入为低电平时：当输入为高电平时：MOS管相当于一个由vGS控制的MOS管工作在可变电阻区，M143.1.4

CMOS反相器1.工作原理AL1+VDD+5VD1S1vivOTNTPD2S20V+5VvivGSNvGSPTNTPvO0V0V5V截止导通5V5V5V0V导通截止0VVTN=2VVTP=-2V逻辑图逻辑表达式vi(A)0vO(L)1逻辑真值表103.1.4CMOS反相器1.工作原理AL1+VDD+15P沟道MOS管输出特性曲线坐标变换输入高电平时的工作情况输入低电平时的工作情况作图分析：P沟道MOS管输出特性曲线坐标变换输入高电平时的工作情况输入162.电压传输特性和电流传输特性VTN电压传输特性2.电压传输特性和电流传输特性VTN电压传输特性173.CMOS反相器的工作速度在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：10ns。

带电容负载3.CMOS反相器的工作速度在由于电路具有互补对称的性质，它18A

BTN1TP1

TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1110与非门1.CMOS与非门vA+VDD+5VTP1TN1TP2TN2ABLvBvLAB&(a)电路结构(b)工作原理VTN=2VVTP=-2V0V5VN输入的与非门的电路?输入端增加有什么问题?3.1.5CMOS逻辑门ABTN1TP1TN2TP2L019或非门2.CMOS或非门+VDD+5VTP1TN1TN2TP2ABLA

BTN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1000AB≥10V5VVTN=2VVTP=-2VN输入的或非门的电路的结构?输入端增加有什么问题?或非门2.CMOS或非门+VDD+5VTP1TN1TN2T203.异或门电路=A⊙B3.异或门电路=A⊙B214.输入保护电路和缓冲电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。4.输入保护电路和缓冲电路采用缓冲电路能统一参数，使不同内部22（1）输入端保护电路:(1)0<vA<VDD+vDF(2)vA

>

VDD+vDF

二极管导通电压：vDF(3)vA

<

-

vDF

当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。D1、D2截止D1导通,D2截止vG

=

VDD+vDFD2导通,D1截止vG=

-

vDFRS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。

D2---分布式二极管(iD大)（1）输入端保护电路:(1)0<vA<VDD+23（2）CMOS逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能（2）CMOS逻辑门的缓冲电路241.CMOS漏极开路门1.）CMOS漏极开路门的提出输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。3.1.6CMOS漏极开路（OD）门和三态输出门电路+VDDTN1TN2AB+VDDAB011.CMOS漏极开路门1.）CMOS漏极开路门的提出输出短接25（2）漏极开路门的结构与逻辑符号(c)可以实现线与功能;+VDDVSSTP1TN1TP2TN2ABL电路逻辑符号(b)与非逻辑不变漏极开路门输出连接(a)工作时必须外接电源和电阻;（2）漏极开路门的结构与逻辑符号(c)可以实现线与功能;+26(2)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）

。电路带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。(2)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容27最不利的情况：只有一个OD门导通，110为保证低电平输出OD门的输出电流不能超过允许的最大值IOL(max)且VO=VOL(max），RP不能太小。当VO=VOL+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)最不利的情况：110为保证低电平输出OD门的输出电流不能超过28当VO=VOH+VDDRP&&&&n…&m&…111IIH（total)I0H（total)为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max)：

当VO=VOH+VDDRP&&&&n…&m&…111IIH292.三态(TSL)输出门电路10011截止导通111高阻

×0输出L输入A使能EN001100截止导通010截止截止X1逻辑功能：高电平有效的同相逻辑门012.三态(TSL)输出门电路10011截止导通111高阻303.1.7CMOS传输门(双向模拟开关)

1.CMOS传输门电路电路逻辑符号υI

/υOυo/υIC等效电路3.1.7CMOS传输门(双向模拟开关)1.CMO312、CMOS传输门电路的工作原理

设TP:|VTP|=2V，TN:VTN=2VI的变化范围为－5V到+5V。

5V+5V5V到+5VGSN<VTN,TN截止GSP=5V(-5V到+5V)=(10到0)V开关断开，不能转送信号GSN=-5V(－5V到+5V)=(0到-10)VGSP>0,TP截止1）当c=0，c=1时c=0=-5V，c

=1=+5V2、CMOS传输门电路的工作原理设TP:|VTP|=2V，32C

TP

vO/vI

vI/vO

+5V

–5V

TN

C+5V5VGSP=5V

(－3V~+5V)=2V~10VGSN=5V(－5V~+3V)=(10~2)Vb、I=3V~5VGSN>VTN,TN导通a、I=5V~3VTN导通，TP导通GSP>|VT|,TP导通C、I=3V~3V2）当c=1，c=0时CTPvO/vIvI/vO+5V–5VTNC+33传输门组成的数据选择器C=0TG1导通,TG2断开

L=XTG2导通,TG1断开L=YC=1传输门的应用传输门组成的数据选择器C=0TG1导通,TG2断开TG34CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。参数系列传输延迟时间tpd/ns(CL=15pF)功耗(mW)延时功耗积(pJ)4000B75101(1MHz)7574HC1.5(1MHz)1574HCT131(1MHz)13BiCMOS2.90.0003~7.50.00087~223.1.8CMOS逻辑门电路的技术参数CMOS门电路各系列的性能比较CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或353逻辑门电路3.1MOS逻辑门电路3.2

TTL逻辑门电路*3.3射极耦合逻辑门电路*3.4砷化镓逻辑门电路3.5逻辑描述中的几个问题3.6逻辑门电路使用中的几个实际问题*3.7用VerilogHDL描述逻辑门电路3逻辑门电路3.1MOS逻辑门电路36教学基本要求：1、了解半导体器件的开关特性。2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。3、学会门电路逻辑功能分析方法。4、掌握逻辑门的主要参数及在应用中的接口问题。3.逻辑门电路教学基本要求：3.逻辑门电路373.1MOS逻辑门3.1.1数字集成电路简介3.1.2逻辑门的一般特性3.1.3

MOS开关及其等效电路3.1.4

CMOS反相器3.1.5

CMOS逻辑门电路3.1.6

CMOS漏极开路门和三态输出门电路3.1.7

CMOS传输门3.1.8

CMOS逻辑门电路的技术参数3.1MOS逻辑门3.1.1数字集成电路简介3.1381、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门3.1.1数字集成电路简介1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、391.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC74AUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低

74系列74LS系列74AS系列74ALS2.TTL集成电路:广泛应用于中大规模集成电路3.1.1数字集成电路简介1.CMOS集成电路:4000系列74HC74HCT74403.1.2逻辑门电路的一般特性1.输入和输出的高、低电平

vO

vI

驱动门G1

负载门G2

1

1

输出高电平的下限值

VOH(min)输入低电平的上限值VIL(max)输入高电平的下限值VIL(min)输出低电平的上限值

VOH(max)输出高电平+VDD

VOH(min)VOL(max)

0

G1门vO范围

vO

输出低电平

输入高电平VIH(min)

VIL(max)

+VDD

0

G2门vI范围

输入低电平

vI

3.1.2逻辑门电路的一般特性1.输入和输出的高、低电平41VNH

—当前级门输出高电平的最小值时允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：VNL—当前级门输出低电平的最大值时允许正向噪声电压的最大值负载门输入低电平时的噪声容限：2.噪声容限VNH=VOH(min)－VIH(min)

VNL=VIL(max)－VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力

1

驱动门

vo

1

负载门

vI

噪声

VNH—当前级门输出高电平的最小负载门输入高电平时的噪声42类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间

tPHL

输出

50%

90%

50%

10%

tPLH

tf

tr

输入

50%

50%

10%

90%

类型74HC74HCT74LVC74AUCtPLH或tPHL434.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。5.延时功耗积是速度功耗综合性的指标.延时功耗积，用符号DP表示 扇入数：取决于逻辑门的输入端的个数。6.扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，CMOS门电路有动态功耗4.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电44扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。

（a)带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。

高电平扇出数:IOH:驱动门的输出端为高电平电流IIH:负载门的输入电流为。扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。45(b)带灌电流负载当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。IOL：驱动门的输出端为低电平电流 IIL：负载门输入端电流之和 (b)带灌电流负载当负载门的个数增加时，总的灌电流IOL将增46电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗－延迟积/mW-ns直流噪声容限输出逻辑摆幅/VVNL/VVNH/VTTLCT54/74＋510151501.22.23.5CT54LS/74LS＋57.52150.40.53.5HTL＋158530255077.513ECLCE10K系列－5.2225500.1550.1250.8CE100K系列－4.50.7540300.1350.1300.8CMOSVDD=5V＋5455×10－3225×10－32.23.45VDD=15V＋151215×10－3180×10－36.59.015高速CMOS＋581×10－38×10－31.01.55

各类数字集成电路主要性能参数的比较电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗－延473.1.3

MOS开关及其等效电路：MOS管工作在可变电阻区，输出低电平:MOS管截止，输出高电平当υI

<VT当υI

>VT3.1.3MOS开关及其等效电路：MOS管工作在可变电阻区48MOS管相当于一个由vGS控制的无触点开关。MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。MOS管截止，相当于开关“断开”输出为高电平。当输入为低电平时：当输入为高电平时：MOS管相当于一个由vGS控制的MOS管工作在可变电阻区，M493.1.4

CMOS反相器1.工作原理AL1+VDD+5VD1S1vivOTNTPD2S20V+5VvivGSNvGSPTNTPvO0V0V5V截止导通5V5V5V0V导通截止0VVTN=2VVTP=-2V逻辑图逻辑表达式vi(A)0vO(L)1逻辑真值表103.1.4CMOS反相器1.工作原理AL1+VDD+50P沟道MOS管输出特性曲线坐标变换输入高电平时的工作情况输入低电平时的工作情况作图分析：P沟道MOS管输出特性曲线坐标变换输入高电平时的工作情况输入512.电压传输特性和电流传输特性VTN电压传输特性2.电压传输特性和电流传输特性VTN电压传输特性523.CMOS反相器的工作速度在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：10ns。

带电容负载3.CMOS反相器的工作速度在由于电路具有互补对称的性质，它53A

BTN1TP1

TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1110与非门1.CMOS与非门vA+VDD+5VTP1TN1TP2TN2ABLvBvLAB&(a)电路结构(b)工作原理VTN=2VVTP=-2V0V5VN输入的与非门的电路?输入端增加有什么问题?3.1.5CMOS逻辑门ABTN1TP1TN2TP2L054或非门2.CMOS或非门+VDD+5VTP1TN1TN2TP2ABLA

BTN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1000AB≥10V5VVTN=2VVTP=-2VN输入的或非门的电路的结构?输入端增加有什么问题?或非门2.CMOS或非门+VDD+5VTP1TN1TN2T553.异或门电路=A⊙B3.异或门电路=A⊙B564.输入保护电路和缓冲电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。4.输入保护电路和缓冲电路采用缓冲电路能统一参数，使不同内部57（1）输入端保护电路:(1)0<vA<VDD+vDF(2)vA

>

VDD+vDF

二极管导通电压：vDF(3)vA

<

-

vDF

当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。D1、D2截止D1导通,D2截止vG

=

VDD+vDFD2导通,D1截止vG=

-

vDFRS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。

D2---分布式二极管(iD大)（1）输入端保护电路:(1)0<vA<VDD+58（2）CMOS逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能（2）CMOS逻辑门的缓冲电路591.CMOS漏极开路门1.）CMOS漏极开路门的提出输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。3.1.6CMOS漏极开路（OD）门和三态输出门电路+VDDTN1TN2AB+VDDAB011.CMOS漏极开路门1.）CMOS漏极开路门的提出输出短接60（2）漏极开路门的结构与逻辑符号(c)可以实现线与功能;+VDDVSSTP1TN1TP2TN2ABL电路逻辑符号(b)与非逻辑不变漏极开路门输出连接(a)工作时必须外接电源和电阻;（2）漏极开路门的结构与逻辑符号(c)可以实现线与功能;+61(2)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）

。电路带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。(2)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容62最不利的情况：只有一个OD门导通，110为保证低电平输出OD门的输出电流不能超过允许的最大值IOL(max)且VO=VOL(max），RP不能太小。当VO=VOL+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)最不利的情况：110为保证低电平输出OD门的输出电流不能超过63当VO=VOH+VDDRP&&&&n…&m&…111IIH（tota