数字电子技术基础三

《数字电子技术基础》（第五版）教学课件

清华大学

阎石王红联系地址：清华大学自动化系邮政编码：100084电子信箱：wang_hong@联系电话：(010)62792973第六章时序逻辑电路6.1概述一、时序逻辑电路的特点功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。例：串行加法器，两个多位数从低位到高位逐位相加

2.电路结构上

①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出二、时序电路的一般结构形式与功能描述方法可以用三个方程组来描述：三、时序电路的分类1.同步时序电路与异步时序电路同步：存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻异步：没有统一的clk,触发器状态的变化有先有后2.Mealy型和Moore型Mealy型：Moore型：6.2时序电路的分析方法6.2.1同步时序电路的分析方法分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。一般步骤：①从给定电路写出存储电路中每个触发器的驱动方程（输入的逻辑式），得到整个电路的驱动方程。②将驱动方程代入触发器的特性方程，得到状态方程。③从给定电路写出输出方程。例：TTL电路6.2.2时序电路的状态转换表、状态转换图、状态机流程图和时序图一、状态转换表0000010001010001001100111000100101010111001100001111000100000100102010030110410005101061101700000111110000二、状态转换图三、状态机机流程图（（StateMachineChart））四、时序图图例：（4）列状状态转换表表：（5）状态态转换图00011011001/010/011/000/1111/100/001/010/0*6.2.3异步步时序逻辑辑电路的分分析方法各触发器的的时钟不同同时发生例：TTL电路路6.3若若干常用的的时序逻辑辑电路6.3.1寄存器器和移位寄寄存器一、寄存器器①用于寄存一一组二值代代码，N位位寄存器由由N个触发发器组成，，可存放一一组N位二二值代码。。②只要求其其中每个触触发器可置置1，置0。例1：例：用维-阻触发器器结构的74HC175二、移位寄寄存器（代代码在寄存存器中左/右移动））具有存储+移位位功能器件实例：：74LS194A，左/右移，，并行输入入，保持，，异步置零零等功能R’DS1S0工作状态0XX置零100保持101右移110左移111并行输入扩展应用（（4位8位）6.3.2计数数器用于计数、、分频、定定时、产生生节拍脉冲冲等分类：按时时钟分，同同步、异步步按计数过程程中数字增增减分，加加、减和可可逆按计数器中中的数字编编码分，二二进制、二二-十进制制和循循环码…按计数容量量分，十进进制，六十十进制…一、同步计计数器同步二进制制计数器①同步二进进制加法计计数器原理：根据据二进制加加法运算规规则可知：：在多位二二进制数末末位加1，，若第i位位以下皆为为1时，则则第i位应应翻转。由此得出规规律，若用用T触发器器构成计数数器，则第第i位触发发器输入端端Ti的逻逻辑式应为为：器件件实实例例：：74161工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数②同步步二二进进制制减减法法计计数数器器原理理：：根根据据二二进进制制减减法法运运算算规规则则可可知知：：在在多多位位二二进进制制数数末末位位减减1，，若若第第i位位以以下下皆皆为为0时时，，则则第第i位位应应翻翻转转。。由此此得得出出规规律律，，若若用用T触触发发器器构构成成计计数数器器，，则则第第i位位触触发发器器输输入入端端Ti的的逻逻辑辑式式应应为为：：③同步步加加减减计计数数器器加/减减计数数器器加/减计数数结结果果加/减减计数数器器计数数结结果果两种种解解决决方方案案a.单单时时钟钟方方式式加/减减脉脉冲冲用用同同一一输输入入端端，，由加加/减减控控制制线线的的高高低低电电平平决决定定加加/减减器件件实实例例：：74LS191（（用用T触触发发器器））工作状态X11X保持XX0X预置数(异步)010加计数011减计数b.双双时时钟钟方方式式器件件实实例例：：74LS193（（采采用用T’’触触发发器器，，即即T=1））2.同同步步十十进进制制计计数数器器①加加法法计计数数器器基本本原原理理：：在在四四位位二二进进制制计计数数器器基基础础上上修修改改，，当当计计到到1001时时，，则则下下一一个个CLK电电路路状状态态回回到到0000。。能自自启启动动器件件实实例例：：74160工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数②减减法法计计数数器器基本本原原理理：：对对二二进进制制减减法法计计数数器器进进行行修修改改，，在在0000时时减减““1””后后跳跳变变为为1001，，然然后后按按二二进进制制减减法法计计数数就就行行了了。。能自自启启动动③十十进进制制可可逆逆计计数数器器基本本原原理理一一致致，，电电路路只只用用到到0000~1001的的十十个个状状态态实例例器器件件单时时钟钟：：74190,168双时时钟钟：：74192二.异异步步计计数数器器1.二二进进制制计计数数器器①异异步步二二进进制制加加法法计计数数器器在末末位位+1时时，，从从低低位位到到高高位位逐逐位位进进位位方方式式工工作作。。原则则：：每每1位位从从““1””变变““0””时时，，向向高高位位发发出出进进位位，，使使高高位位翻翻转转②异异步步二二进进制制减减法法计计数数器器在末末位位-1时时，，从从低低位位到到高高位位逐逐位位借借位位方方式式工工作作。。原则则：：每每1位位从从““0””变变““1””时时，，向向高高位位发发出出进进位位，，使使高高位位翻翻转转2、、异异步步十十进进制制加加法法计计数数器器原理理：：在4位位二二进进制制异异步步加加法法计计数数器器上上修修改改而而成成，，要跳跳过过1010~1111这这六六个个状状态态12345678910J=0J=1J=0J=K=1J=1J=0器件件实实例例：：二二－－五五－－十进进制制异异步步计计数数器器74LS290三、、任任意意进进制制计计数数器器的的构构成成方方法法用用已已有有的的N进进制制芯芯片片，，组组成成M进进制制计计数数器器，，是是常常用用的的方方法法。。N进进制制M进制制1.N>M原理理：：计计数数循循环环过过程程中中设设法法跳跳过过N－－M个状状态态。。具体体方方法法：：置置零零法法置置数数法法例：：将将十十进进制制的的74160接接成成六六进进制制计计数数器器异步步置置零零法法工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数例：：将将十十进进制制的的74160接接成成六六进进制制计计数数器器异步步置置零零法法置数数法法(a)置置入入0000(b)置置入入10012.N<M①M=N1×N2先用用前前面面的的方方法法分分别别接接成成N1和和N2两两个个计计数数器器。。N1和和N2间间的的连连接接有有两两种种方方式式：：a.并并行行进进位位方方式式：：用用同同一一个个CLK，，低低位位片片的的进进位位输输出出作作为为高高位位片片的的计计数数控控制制信信号号（（如如74160的的EP和和ET））b.串串行行进进位位方方式式：：低低位位片片的的进进位位输输出出作作为为高高位位片片的的CLK，，两两片片始始终终同同时时处处于于计计数数状状态态例：：用用74160接接成成一一百百进进制制工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数例：：用用两两片片74160接接成成一一百百进进制制计计数数器器并行进位法串行进位法②M不可可分分解解采用用整整体体置置零零和和整整体体置置数数法法：：先用用两两片片接成成M’’>M的计计数数器器然后后再再采采用用置置零零或或置置数数的的方方法法例：：用用74160接接成成二二十十九九进进制制工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数例：：用用74160接接成成二二十十九九进进制制整体置零（异步）整体置数（同步）四、、移移位位寄寄存存器器型型计计数数器器1.环环形形计计数数器器2.扭扭环形计计数器五、计数数器应用用实例例1，计计数器+译码器器→顺序节节拍脉冲冲发生器器例2，计计数器+数据选选择器→序列脉脉冲发生生器发生的序序列：000101116.4时时序逻逻辑电路路的设计计方法6.4.1同同步时序序逻辑电电路的设设计方法法设计的一一般步骤骤一、逻辑辑抽象，，求出状状态转换换图或状状态转换换表1.确确定定输入/输出变变量、电电路状态态数。2.定定义输输入/输输出逻辑辑状态以以及每个个电路状状态的含含意，并并对电路路状态进进行编号号。3.按按设计计要求列列出状态态转换表表，或画画出状态态转换图图。二、状态态化简若两个状状态在相相同的输输入下有有相同的的输出，，并转换换到同一一个次态态，则称称为等价价状态；；等价状状态可以以合并。。三、状态态分配（（编码））1.确确定触触发器数数目。2.给给每个个状态规规定一个个代码。。（通常