数字电子技术期末复习资料

PAGE15/15数字电子技术复习一、单选题1.74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=000时，输出应为(A）。A。11111110B。11011111C.11110111D.111110112。以下电路中可以实现“线与”功能的有BA。与非门B。三态输出门C.集电极开路门D.不定3.,当时，DA。B。C。D.4.分别用842lBCD码表示（10011000）2为（B）（2分）A.230B.98C。9805。已知R、S是或非门构成的基本RS触发器输入端，则约束条件为BA.RS=0B。R+S=1C。RS=1D.R+S=06.由两个TTL或非门构成的基本RS触发器的置0端及置1端初始态均为高电平，若同时由高电平跳到低电平,则触发器状态应变为DA.置0B。置1C。保持D。不定7.以下电路中常用于总线应用的有AA。TSL门B.OC门C。漏极开路门D。CMOS与非门8。功能最全的触发器是（B）A。主从RS触发器B。JK触发器C。同步RS触发器D.D触发器9.存在约束条件的触发器是AA.基本RS触发器B.D锁存器C.主从JK触发器D。D触发器10.数字电路中使用的数制是(A）。A。二进制B。八进制C.十进制D。十六进制11。在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D）A.m1与m3B.m4与m6C。m5与m13D。m2与m812.仅具有“置0”“置1”“保持”“翻转"功能的触发器是___A________。A.JK触发器；B.T触发器；C.D触发器；D。T'触发器。13.下列触发器具有空翻现象（B）A。边沿D触发器B.同步D触发器C。主从JK触发器14。设计一个6进制的同步计数器，需要个触发器。AA。3B。4C.5D.615.42．下列关于74LS194的描述，__A___是错误的。A。74LS194是通用移位寄存器，可以实现四种基本移位功能B.74LS194无法实现同步清零C。是双向移位寄存器D。74LS194的清零端子是以异步方式工作的16.有一个与非门构成的基本RS触发器，欲使该触发器保持原态，则输入信号应为_B_____.A.S=R=0B.S=R=1C。S=1，R=OD.S=0，R=117.由与非门构成的基本RS触发器,当时，则（A）.A。Q=1B.Q=0C.Q不变D。Q不定18.74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时,输出应为（A）。A.10111111B.11111110C.11111101D.1111101119。n个触发器的最大状态数是_C_.A.nB.2nC.2nD.2n—120.不能用作计数器的触发器是AA.同步RS触发器B.边沿D触发器C。边沿JK触发器21。5．对于T触发器,若原态Q=0，欲使新态Qn+1=1,应使输入T=DA。0B.不确定C。QD。22.对于CMOS门电路，以下说法错误的是AA.输入端悬空会造成逻辑出错B。输入端接510KΩ的大电阻接地相当于接高电平C。输入端接510Ω的小电阻接地相当于接低电平D。噪声容限与电源电压有关23。TTL门电路输入端悬空时，应视为AA.高电平B.低电平C.零电平D.不定24.摩尔型时序逻辑电路的输出BA.只与当时外输入信号有关B。只与当时电路内部状态有关C.与外输入和内部状态都有关D.以上三种说法都对25。由或非门组成的基本RS触发器，当R=1，S=0时，则是BA.Q=0B.Q=1C。无效状态D。保持状态26。已知Q1Q2Q3Q4是同步十进制计数器的输出,若以Q3作为进位。则其周期和正脉冲宽度是BA.10个cp脉冲，正脉冲宽度为1个cp周期B。10个cp脉冲，正脉冲宽度为2个cp周期C.10个cp脉冲，正脉冲宽度为4个cp周期D.10个cp脉冲，正脉冲宽度为8个cp周期27。已知R、S是或非门构成的基本RS触发器输入端,则约束条件为BA。RS=0B.R+S=1C。RS=1D。R+S=028.寄存器由组成.CA.门电路B.触发器C.触发器和具有控制作用的门电路。29在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D）A.m1与m3B.m4与m6C.m5与m13D。m2与m830．在下列触发器中，有约束条件的是CA.主从JK触发器B.主从D触发器C。同步RS触发器D。边沿D触发器31.电路的输出状态仅与当前的输入信号有关，与前一时刻的输出无关，这种电路为AA.组合电路B.时序电路C。门电路D。分立元件32.二进制数[101101]2和下列数中(B）相等A。[46］10B。［2D]16C.[54]8D.[101101]BCD33。寄存器在电路组成上的特点是BA。有CP输入端，无数据输入端B。有CP输入端和数据输入端C。无CP输入端，有数据输入端D。CP输入端与数据输入端相连34。TTL与非门的输入端在以下4种接法中，在逻辑上属于输入低电平的是DA。输入端经10kΩ电阻接地B。输入端接同类与非门的输出电压3.6VC.输入端悬空D。输入端经51Ω电阻接地35。异步计数器设计时,比同步计数器设计多增加的步骤是CA.画原始状态转换图B。进行状态编码C.求时钟方程D。求驱动方程36．某电视机水平—垂直扫描发生器需要一个分频器将31500Hz的脉冲转换为60Hz的脉冲，欲构成此分频器至少需要。个触发器。AA.10B.60C。525D.3150037。4选1数据选择器构成逻辑函数产生器的电路连接如图所示,该电路实现的逻辑函数是CA。B。C。D.38。逻辑函数F（A，B，C）=AB+BC+的最小项标准式为(D）。A。F（A,B,C)=∑m(0，2，4）B.F（A，B，C)=∑m(1,5,6,7)C。F(A,B，C）=∑m（0,2，3,4)D.F（A,B,C）=∑m(3,4,6，7)39.含有n个变量的逻辑函数包含（C）个最小项。A.nB.2nC。2nD.n240。存在约束条件的触发器是AA.基本RS触发器B。D锁存器C.主从JK触发器D.D触发器标准答案：A41。四输入的译码器，其输出端最多为（D）.A。4个B.8个C。10个D。16个42．仅具有“翻转”功能的触发器叫AA。JK触发器B。T′触发器C.D触发器43。TTL门电路输入端悬空时，应视为AA。高电平B。低电平C。零电平D。不定44.定时器和计数器是同一个概念，具有相同的电路结构，通常对脉冲的计数,是计算事件发生的次数，称为计数器.DA.偶发B.上升沿C。下降沿D。周期性45一个4位二进制加法计数器初始状态为0000，经过2008次CP触发后它的状态将变为CA。0000B.0110C.1000D.100146。逻辑函数的最简与或式为（A）.A.B.C。D.47。如果对键盘上108个符号进行二进制编码,则编码器输出至少()位二进制数码才能满足要求。BA.6B.7C.8D.948。4个触发器可以构成位二进制计数器。CA.6位B.5位C。4位D。3位49.一位8421BCD码十进制计数器至少需要个触发器.BA。3个B。4个C。5个D。6个50。利用M进制计数器构成N（N＜M）进制计数器，异步清0法或异步置0法用于产生清0或置0信号的状态是AA。SN-1B.SN-2C。SND。SN+1二、填空题1.（95.12）10=_____10010101。00010010_______8421BCD2。三态逻辑电路有三种状态，分别是___高电平_____｜__低电平______和__高阻态______3．当T触发器的T=1时，触发器具有功能___翻转_____4。在状态图中，只要包含有_______一个循环_________的时序电路都可称为计数器。5。产生序列11101000,至少需要_3___个触发器。6.TTL与非门多余端的处理方法是___将多余输入端接高电平________________。7.函数的反演式=__（A+B'）(B+C”)__________________；函数的对偶式=________A(B+C）_______________________________________8.门电路使用时需要外接负载电阻和电源的是__OC门__________9。（10111。011）B→___23。375_______________D10.（465。4)O→_____309。5_______________D11。图中能实现TTL门的功能_____与非________________12.多个OC门输出端并联到一起可实现__线与______功能。13.请将下列各数按从大到小的顺序依次排列：（246）O;(165)D;（10100111）B；（A4)H14.在下列JK触发器、RS触发器、D触发器和T触发器四种触发器中，具有保持、置1、置0和翻转功能的触发器是____JK触发器__________15。优先编码器74LS148输入为，的优先级最高,输出为、、。当选通输入端，，其余输入端为1时,应为__001__________16。用二进制代码表示十进制数85时，至少需要____位二进制。17。触发器可以记录_一___位二进制码.18.在门电路中接口电路的作用______驱动作用_____________________________19。（316)10=______001100010110__________________________________________8421BCD20。（0.1001）2=_______0.5625____________1021。CMOS门电路的静态功耗很低，随着输入信号频率的增加，功耗也会___增加_____。22。TTL集成JK触发器正常工作时，其和端应接_低___电平。23.一个基本RS触发器在正常工作时，它的约束条件是，则它不允许输入=_0__且=_0__的信号。24.与TTL门电路相比，CMOS电路具有结构简单，便于___提高______集成的优点。25.三态门是在普通门的基础上增加__控制______电路构成的，它的三种输出状态是高电平、低电平和高阻态.26。对于JK触发器,若J=K，则可完成_T___触发器的逻辑功能。27。在三极管开关电路中，如果输入电平为低电平，三极管的工作状态是_____截止_________28。触发器有__1__个稳定状态。29.十进制数（21。125）转化成二进制数是_______10101.001_______________30.一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是____SR=0____________三、判断题1.在门电路使用中,TTL与非门闲置输入端悬空。(×)2.在门电路基本功能电路中，电平偏移结构中的二极管导通,输出为高电平。()3。4个触发器可以构成4位二进制计数器.(√)4。38．当时序逻辑电路存在有效循环时该电路能自启动。(×)5.电路的输出状态仅与当前的输入信号有关，与前一时刻的输出无关，这种电路为分立元件。(×)6.77．CMOSOD门（漏极开路门）的输出端可以直接相连，实现线与。（√)7.一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属于或逻辑关系。(×)8.存储8位二进制信息要4个触发器。(×）9。进制计数器有十个触发器组成。(×）10．在使用三极管的门电路中OC门实际是发射极开路门.（）11．同步时序电路和异步时序电路比较,其差异在于后者没有稳定状态.(×)12.所有门电路都可以用于总线传输.(×)13.位二进制编码器有3个输入端,8个输出端。（)14.寄存器属于时序逻辑电路.（√)15.4位二进制计数器有8个计数状态.（×）16.8421BCD码是有权的二—十进制编码.（）17.数值比较器在比较两个多位数的大小时，是按照从低位到高位的顺序逐位比较的;（×）18。基本RS触发器没有时钟。（√)19。12．把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。(×）20。1+1=1符合“或”逻辑关系。(√)21。RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（√）22。高速CMOS电路（74HC)在工作速度方面与TTL电路的74LS系列相当.（×）23.主从触发器和边沿触发器都是脉冲边沿触发.(√）24.高速CMOS电路中HCT系列还同TTL电平兼容,扩大了应用范围。（√）25.若将一个TTL异或门（设输入端为A、B)当反相器使用,则A、B端应连接A或B中有一个接高电平1。（√)26。因为逻辑式A+AB=A，所以两边同时减去A，得AB=0。（×)27。图1所示三态门在时,Y的输出状态是高阻态。（)28．TTLOC门(集电极开路门）的输出端可以直接相连，实现线与。（)29．RS触发器、JK触发器均具有状态翻转功能。(×)30.对于CMOS门电路，噪声容限与电源电压有关(√)31。对于LSTTL与非门电路,输入端接低电平时有电流从门电路中流出。（√)32。具有异步SD、RD端的D触发器也能够成防抖动开关.（√)33。要组成六进制计数器,至少应有3个触发器。（√）34异步加法计数器应将低位的Q端与高位的CP端相连接。(×）35.共阴极LED数码管要用“0”电平驱动；共阳极LED数码管要用“1”电平驱动。（√）36。任何时候D触发器的输出都与输入相同。(×）37。最小项,顾名思义就是指的乘积项中变量个数尽可能的少。（）38。国产TTL电路CT4000相当于国际SN54/74LS系列。(√）39。普通编码器和优先编码器在某一时刻都只能输入一个编码信号。(×）40．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。(√)41。对于COMS门电路而言，输入端经过电阻接地与接逻辑高电平等效。（×)42．把一个五进制计数器与一个四进制计数器串联可得到20进制计数器。(√)43。能将输入信号转变为二进制代码的电路称为译码器。(×）44。八路数据分配器的地址输入（选择控制）端有8个。（×）45。逻辑函数的表达方式有真值表、逻辑函数表达式、逻辑电路图、卡诺图、状态表.(×)46。存在约束条件的触发器是D锁存器。（×)47。三极管工作在截止状态的条件是输入电压大于三极管的开启电压。(√)48.因为逻辑式A+（A+B）=B+（A+B）是成立的，所以等式两边同时减去（A+B），得A=B也是成立的.（)49.因为逻辑式A+AB=A，所以B=1。（×)50.模拟信号是时间或数值上的连续函数，如热电偶的电压输出。（√)四、计算题(共15题)1.电路如图所示，请写出Y的逻辑函数式，列出真值表，指出电路完成了什么功能？2.设计一多数表决电路.要求A、B、C三人中只要有半数以上同意，则决议就能通过。但A还具有否决权，即只要A不同意，即使多数人意见也不能通过，要求用最少的与非门实现并画出电路图。3。用卡诺图法化简：4。电路如图所示，请写出Y的逻辑函数式，列出真值表，指出电路完成了什么功能？5.设触发器初始状态为1状态，试画出输出端Q2的波形。6.74LS138可以作为函数发生器,试写出下图所示的函数表达式（不需要化简）.7.用3线-8线译码器74LS138和门电路实现组合逻辑函数。8。用卡诺图将下列函数化为最简与或表达式.Y（A,B,C，D）=∑m（0,4，6，8，10，12，14）9。采用四位全加器将8421BCD码转换成余3BCD码。10利用公式法将下列逻辑函数画简为最简与或形式.11。用异或门设计一个三变量奇校验电路，当输入变量中有奇数个1时，输出为1，否则为0。13。用3线—8线译码器74LS138和门电路实现组合逻辑函数。14。用卡诺图将下列函数化为最简与或表达式。15。74LS138可以作为函数发生器,试写出下图所示的函数表达式并化简。16.用卡诺图画减法将下列函数画简为最简与或式。17.采用四位全加器将8421BCD码转换成余3BCD码。19.用卡诺图法化简函数Y2（A，B,C,D）=∑m（3,6,8，9，11，12）+∑d（0，1，2，13,14,15）20.数据选择器可以作为函数发生器使用，四选一数据选择器74LS153的逻辑功能表如下所示。试用74LS153产生下列逻辑函数，要求写出求解步骤，并画出电路图.(在原图上画即可)21。设计一个“逻辑不一致”电路，要求4个输入逻辑变量取值不一致时输出为1，取值一致时输出为0。标准答案：（1）用M、N、P、Q代表四个输入逻辑变量，Z代表输出。列真值表22.数据选择器可以作为函数发生器使用，八选一数据选择器74LS151的逻辑功能表如下所示。试用74LS151产生下列逻辑函数，要求写出求解步骤，并画出电路图。(在原图上画即可）。23。用卡诺图将下列函数化为最简与或表达式.24。用卡诺图将下列函数化为最简与或表达式。五、分析设计题（共15题）1.设下图触发器的初始状态为Q=0,画出在CLK信号连续作用下触发器输出端的电压波形.2.如图为主从JK触发器，已知输入端J、K、RD和CP的电压波形如图所示，试画出输出端Q的电压波形。3。设下图触发器的初始状态为Q=0,画出在CLK信号连续作用下触发器输出端的电压波形.4.在基本RS触发器中，已知、的波形如图所示,试画，的波形。(初态)5.分析下图所示同步时序逻辑电路，作出状态转移表和状态图,说明它是Mealy型电路还是Moore型电路以及电路的功能。6.试画出由D触发器组成的四位右移寄存器逻辑图，如下图，设输入的4位二进制数码为1101，画