基于单片机实现的数字信号发生器的设计

兰州交通大学博文学院兰州交通大学博文学院毕业论文题目：数字信号发生器DigitalSignalGenerator系别：电信工程系专业：电子信息工程班级：08电子信息工程班学生姓名：孟萍学号：20080221指导教师：孙春霞摘要直接数字合成是一种新的频率合成方法，是频率合成技术的一次革命，随着数字频率集成电路和微电子技术的发展，直接数字频率合成技术日益显露出它的优越性。本文利用直接数字频率合成器（DDS）与CPLD技术和单片机控制技术，研制和设计高分辨率、高稳定度的数字信号发生器。本文主要讨论基于DDS芯片AD9834的波形发生器，首先介绍了常用的几种波形发生器的方案并进行了比较，重点论述了基于DDS芯片AD9834的波形发生器方案，包括其原理图、功能模块图、硬件电路图、软件流程图，并针对设计过程中出现的问题提出了解决方案。提出并应用了一种CPLD与单片机的通信方法，实现了高精度和宽频率的信号产生。在系统总体方案设计中，将DDS信号发生器分成6个模块：键盘模块、单片机模块、CPLD模块、DDS模块、模拟信号调理模块和电源模块，按模块进行软硬件设计。系统的硬件设计完成系统的硬件总体设计，对具体实现电路进行详细的分析和设计。在系统软件设计中，对系统软件的主要功能按模块进行了介绍。最后根据本信号发生器的主要功能进行了系统功能测试，并根据具体测试波形和测试数据对结果进行了分析。实验和实测结果表明所设计系统结构简明，使用方便、交互性好，性能稳定可靠，具有较高的应用价值。关键词：信号发生器；DDS；单片机；CPLD；设计AbstractTheDirectDigitalFrequencySynthesis(DDFS)isakindofnewfrequencysynthesismethodandalsoarevolutioninthefrequencysynthesistechniques.Withthedevelopmentofdigitalintegratedcircuitsandmicroelectronictechniques,DDSexhibitsitsadvantagesdaybyday.ThispaperintroducesahighresolutionandhighstabilitysignalgeneratordesignbasedonCPLD,MCUcontroltechnologyanddirectdigitalsynthesis(DDS).ThispaperdescribesseveralaspectsofsignalgeneratorsbasedonAD9834DDSchip.Firstly,thepaperintroducesmanykindsofsignalgeneratorsthatusuallyused,andthenmakessomecomparison.AndthepaperdescribestheprojectofthesignalgeneratorbasedonAD9834DDSchipindetail.Itcontains:basictheory,architecture,functionmodulediagram,hardwareschematicdiagramandthesolutionofproblemswhichoccurredinsystemdebugisalsooffered.MethodofCPLD’scommunicationwithMCUisutilizedinthedesigntogeneratehighaccuracyandwidefrequencyrangesignal.Intheoverallsystemdesign,theDDSsignalgeneratorswouldbeclassifiedinto6units:keyboardunit,singlechipunit,CPLDunit,DDSunit,analogsignalmodulatorunit,andpowerunit,wherebothsoftwareandhardwaredesignareaccomplishedaccordingtoeachunit.Inthedesignofsystemhardware,specificanalysisanddesignforhowtorealizetheelectriccircuitshadbeencarriedout.Inthedesignofsystemsoftware,theirmainfunctionswereintroducedaccordingtounits.Finally,onthebasisofthemainfunctionsofthissignalgenerator,thesystemfunctionshadbeentested,andbasingonthespecifictestingwaveformandtestingdatatheresulthadbeenanalyzed.Boththeexperimentandexperimentalresultindicatedthatthedesignedsystemisasystemsimple-structured,user-friendly,multi-compatible,verystableandreliabledesignpresentingagreatvalueforpracticalapplications.Keywords:signalgenerator;DDS;MCU;CPLD;design目录摘要 I目录 I前言 I第一章绪论 11.1项目设计背景 11.2DDS信号发生器方案比较 31.3频率合成技术概述 41.4DDS原理分析………81.5本文主要研究内容………………12第二章系统设计 142.1DDS信号发生器的指标要求 142.2系统框图及模块功能 142.3主要器件选择 18第三章信号发生器硬件电路设计 243.1单片机模块设计 243.2人机交互电路设计 27DDS模块设计………29可编程逻辑器件模块设计………..313.5模拟调理电路设计……………….323.6电源模块设计………………….443.7印刷电路板设计……………….48第四章信号发生器软件设计 504.1系统编程语言和开发工具 50软件系统设计 524.3主监控程序模块设计…………..544.4DDS程序控制模块设计………..554.5键盘扫描模块设计……………..564.6电压采样显示模块设计………..574.7CPLD模块设计…………………..584.8测频模块设计…………………..61第五章信号发生器参数测试 71幅度显示参数测试 71外测频参数测试 725.3频率显示参数测试………………735.4信号发生器的典型波形………..74结束语 75致谢 77参考文献 78前言随着现代电子、计算机和信号处理等技术的发展，极大促进了数字化技术在电子测量仪器中的应用，使原有的模拟信号处理逐步被数字信号处理所代替，从而扩充了仪器信号的处理能力，提高了信号测量的准确度、精度和变换速度，克服了模拟信号处理的诸多缺点，数字信号发生器随之发展起来。工业设备常用频率信号作为采量集，如使用光电编码器采集数据，当调试使用频率信号的设备时，由于机械等部份还未动作，无法采集信号，因此需要使用信号发生器。对于在工业现场使用的设备，其要求与实验室设备并不相同，如果直接使用实验室中所用的标准信号发生器，往往会觉得其体积过大、价格太高、使用较麻烦等。工业现场使用的设备，其绝对精度要求并不高，关键要稳定可靠，便于携带和使用。数字信号发生器是一种数据信号发生器，在调试硬件时，需要一些信号以观察电路是否正常。单片机是实现各种控制策略和算法的载体。该数字信号发生器运用单片机技术，通过巧妙的软件设计和简易的硬件电路，产生数字式的正弦波、方波、三角波等幅值可调的信号。信号频率，可通过键盘输入，并显示。产生的数字信号具有干扰小，输出稳定，可靠性高，特别是操作简单方便，人机界面友好，成本低等优点。数字信号发生器除具有广泛的特性和优良的模拟性能之外，还提供多种数字调制功能，以及空前的电平精度。第一章绪论数字信号发生器广泛应用于电子电路、自动控制和科学试验等领域。信号发生器和示波器、电压表、频率计等仪器一样，是最普通、最基本的，也是应用最广泛的电子仪器之一，几乎所有需要进行电参量的测量都需要用到信号发生器作为输入信号使用。1.1项目设计背景信号发生器按输出波形可分为正弦波信号发生器、脉冲信号发生器、函数信号发生器和任意波形发生器等。按其产生频率的方法又可分为调谐信号发生器、锁相信号发生器和合成信号发生器1．调谐信号发生器是由调谐振荡器构成，传统调谐信号发生器都是由调谐振荡器和统调的调幅放大器(输出放大器)加上一些指示电路构成。这种信号发生器结构复杂、频率范围窄，而且可靠性、稳定性较差，波形失真比较大。随着集成电路的迅速发展，高性能的集成电路越来越多，这类信号发生器的性能有所改善。一般这种信号发生器只能手动来转换量程，不仅体积大，而且可靠性和准确度很难进一步提高，频率准确度一般在0．5％以下。现代电子测量对信号发生器的频率准确度和稳定度要求越来越高，要求在较宽的频率范围内获得高稳定度和准确度的输出信号。因此调谐信号发生器己经越来越不能满足现代电子测量的需要。另外，这类信号发生器只能产生规则波形，如方波、三角波、TTL信号和正弦波。进行科学试验则对信号发生器的输出波形提出了各种各样的要求，采用纯模拟的方法很难满足实验的要求。2．锁相信号发生器是由调谐振荡器通过锁相的方法获得输出信号的信号源。这类信号发生器频率的精度和稳定度很高，但要实现快速和数控比较困难，同时输出信号的频率分辨率较差。实现高分辨率的信号发生器，采用锁相环来实现有一定的难度，尤其是覆盖低频和高频的信号发生器采用锁相实现比较困难。3．合成信号发生器是采用频率合成方法构成的信号发生器。合成信号发生器中使用一个晶体参考频率源，所需的各种频率都由它经过分频、混频和倍频后得到的，因而合成器输出频率的稳定性和精度与参考源一样，现在绝大多数频率合成技术都使用这种合成方法。这类信号发生器具有频率稳定度高、分辨率高、输出信号频率范围宽、频率易于实现程序控制、可以实现多种波形输出及频率显示方便等优点。近10年间，随着微电子技术的迅速发展，直接数字频率合成器(DirectDigitalFrequencySynthesis简称DDS或DDFS)得到了飞速的发展，它有其它频率合成方法的优越性能和特点，成为现代频率合成技术中的佼佼者。具体体现在频率范围宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。传统的模拟信号发生器存在可靠性差、体积大、不能实现数控等缺点。DDS信号发生器与模拟信号发生器相比，具有很大的优势。DDS是数字化高密度集成电路产品，芯片体积小、功耗低，成为现代信号发生器的主流产品，是信号发生器的换代产品。目前市场上很多DDS信号发生器成本较高，输出频率在100Hz以上的较多，可靠性不高。本项目研制的信号发生器主要是针对高校非通信类实验中使用的信号发生器。1.2DDS信号发生器方案比较DDS的应用使信号发生器发生了革命性的变化，它的应用变得越来越广泛，具有重大的理论和实用意义。目前完成对DDS芯片的控制和设置有三种方案：1.MCU方案这种方案采用单片机为核心控制模块，通过单片机的SPI总线与DDS芯片进行接口通信，单片机应用系统可以扩展外部的RAM和ROM，以存放数据和程序。另外，单片机应用系统还可以扩展键盘和LED显示等人机接口部分，因此可以通过键盘直接对DDS芯片进行设置。利用单片机控制DDS芯片产生所需的各种波形，电路简单，成本较低，但单片机的I／O口少，难以实现同时对信号发生器的键盘、LED灯和数码管的控制。2.CPLD方案这种方案是利用CPLD的高速度和可编程特性，通过CPLD直接对DDS芯片进行控制。该方案需要控制高速DDS芯片时具有明显的优势，但灵活性却受到限制，产生信号形式单一，改变信号输出波形需要重新更改CPLD，因此只能在特定应用中采用这种方案。3.DSP方案这种方案就是采用以DSP为核心的控制模块，其余同MCU方案相同。由于DSP速度快，因此不会存在MCU方案中的缺点。但采用这种方案会带来成本和设计的复杂性明显增加。综合上述几种方案的优缺点，提出了一种改进方案：MCU+CPLD方案，即采用单片机作控制器，通过CPLD完成对DDS模块的控制。采用这种方案主要基于以下几点考虑：首先考虑到MCU的经济、简单、灵活等优点，选择以单片机MCS一51为核心的方案来实现控制模块。本系统设计采用CYGNAL公司的C8051F206作为控制模块的微处理器，C8051F206内部含有1024字节的RAM、8K的FLASHROM，所以不需要扩展其它的存储器，就可以满足设计要求；其次考虑到CPLD的高速度和I／O口多的特点，这样可以弥补单片机速度慢和I／O口少的缺点。传统的数字系统由固定功能标准集成电路74／54、4000、4500系列和一些功能固定的集成电路构成，设计无灵活性，芯片种类多，数目大。本信号发生器的数字电路部分采用现代电子系统设计方案，采用仅由三种标准模块：微处理器、存贮器和PLD构成，即CPU+RAM+PLD模式，PLD的设计是其核心。本文研制的信号发生器对接口芯片有特殊的要求，目前市场上已有的专用芯片很难满足要求。采用全定制IC具有速度高、功耗低、保密性好等优点，缺点是由于用量小，成本太高，研制风险大。采用半定制IC芯片CPLD作为单片机的接口，通过设计者对IC进行布线设计以完成最终设计。采用半定制IC优点及功能由用户自己设计，产品设计周期短，费用低，适用于小批量生产，研制风险小。本方案中，采用半定制芯片EPM3128作为单片机与面板和DDS之间的接口芯片，根据功能需要自定义接口芯片的功能。同时利用可编程器件对外加信号进行分频，实现等精度外测频功能。利用CPLD的可编程性，拓宽了信号发生器设计的应用范围，提高设计的灵活性，为信号发生器的功能扩展提供了方便。1.3频率合成技术概述常用的频率合成技术(FS，FrequencySynthesis)有模拟锁相环、数字锁相环、小数分频锁相环(fractional-NPLLSynthesis)等，直接数字合成(DirectDigitalSynthesis-DDS)是近年来新的FS技术。1.频率合成技术的发展现状由于直接数字频率合成器采用全数字方式实现频率合成，它直接对参考正弦时钟进行抽样和数字化，然后通过数字计算技术进行频率合成。因此，它具有其它频率合成方法无法比拟的优点，如频率转换速度快、频率分辨率高、输出相位连续、可编程、全数字化易于集成、体积小、功耗低等。直接数字频率合成器在现代电子器件、通信技术、医学成像、无线、PCS／PCN系统、雷达、卫星通信等众多领域得到了广泛应用.。频率合成技术主要用于实现各种信号发生器，由于实际使用中需要的信号频率、信号精度各异，半导体厂商根据不同的应用场合，推出了一系列DDS产品。Qualcomm公司推出了Q2220、Q2230、Q2334、Q2240、Q2368，美国AD公司也相继推出了他们的DDS系列：AD9850、AD985l、可以实现线性调频的AD9852、两路正交输出的AD9854以及以DDS为核心的QPSK调制器AD9853、数字上变频器AD9856和AD9857。AD公司的DDS系列产品以其较高的性价比，取得了极为广泛的应用。AD公司的常用DDS芯片选用列表见表1-1。AD9834特性：(1)高度集成化，无需或仅需极少的外接元件支持；(2)兼容3线的SPI串行输入口，带双缓冲，能方便地配合单片机和可编程器件的使用；(3)增益误差和总谐波失真很低。2．DDS特点DDS采用频率合成方法的全数字结构，因而具备很多传统信号发生器所没有的特点，DDS频率合成技术的特点主要表现为下面几点：(1)具有极高的频率分辨率这是DDS最主要的优点之一，DDS的频率分辨率决定于相位累加器的位数和参考时钟频率，只要相位累加器的位数足够长，DDS的频率分辨率可以达到足够高。(2)DDS具有任意波形输出能力DDS中相位累加器输出所寻址的波形数据并非一定是正弦信号的，只要该波形所包含的高频分量小于取样频率的一半，那么这个波形就可以由DDS产生，而且由于DDS为模块化的结构，输出波形仅由波形存储器中的数据来决定，因此，只需要改变存储器中的数据，就可以利用DDS产生正弦波、方波、三角波、锯齿波等任意波形。(3)输出频率的相对带宽很宽DDS输出频率为时钟频率clk的1／3，实际工程中，可实现的DDS输出频率的上限一般为clk。(4)DDS具有极短的频率转换时间DDS是一个开环系统，没有反馈环节。这样的结构决定了DDS的频率转换时间是由频率控制字的传输时间、内部数字电路的延迟时间、DAC的延迟时间以及外部低通滤波器的频率响应时间之和决定的。高速DDS系统的频率转换时间极其短，一般可达到ns量级。(5)DDS具有在频率变化时相位连续的特点改变DDS输出频率，实质就是改变相位增长率。而相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性，避免了相位信息的丢失。(6)DDS输出波形灵活由于DDS采用全数字结构，本身又是一个相位控制系统，因此在DDS设计中能方便地实现数字调频、调相以及调幅的功能，以产生ASK、FSK、PSK、MSK等多种信号。(7)输出正交信号有些场合需要同时输出两个正交的信号。由于DDS芯片采用正电源供电，输出信号中含有直流，采用减法器就很方便地去掉了直流成分。(8)设计方便整片DDS包括了信号D／A变换器，在系统设计时易于实现，而且现在的DDS不再需要专门的高频设计，简单的数字控制减少了硬件的复杂性。(9)功耗小整片DDS的功耗比早期离散型DDS要小。3．DDS局限性1)输出频带范围有限由于DDS内部DAC和波形存储器(ROM)的工作速度限制，使得DDS输出的最高频率有限。目前市场上采用CMOS、TYL、ECL工艺制作的DDS芯片。2)输出杂散大由于DDS采用全数字结构，不可避免地引入了杂散。其来源主要有三个：相位累加器相位舍位误差造成的杂散；幅度量化误差(由存储器有限字长引起)造成的杂散和DAC非理想特性造成的杂散。为了克服DDS输出杂散大的特点，国内外学者对DDS输出频谱特性进行了大量研究，在分析频谱特性的基础上，提出了一些降低杂散功率的方法，主要有如下三种：①优化设计波形ROM和相位累加器；②用随机抖动法提高无杂散动态范围；③使用过采样的方式降低带内误差功率。为了提高DDS输出信号的频率，一方面一些半导体公司利用目前最先进的半导体技术不断提高DDS芯片本身的工作频率，另一方面很多研究者和企业将DDS技术与其他方法组合起来以扩展输出信号频率，例如DDS+PLL组合式频率合成器就是一种扩展DDS信号频率的有效方法，它兼顾了DDS和PLL两者的优点。DDS技术发展速度和应用范围之广是惊人的，从七十年代到今天，世界发达国家从未间断过对DDS技术及其应用的研究，一批批成功的DDS芯片和DDS应用产品正在逐步获得国际市场的青睐。我国对DDS的研究刚刚起步，存在大量的艰巨工作要做，如精确分析DDS的杂散频谱特性，研究DDS杂散功率降低方法以及扩展DDS的输出带宽，以发挥其频率分辨率高、频率转换快、相位噪声低和全数字化等优点，使DDS在通信和仪器仪表等电子系统发挥更大的作用。1.4DDS原理分析直接数字频率合成(DDS)(DirectDigitalFrequencySynthesis)技术是从相位概念出发直接合成所需波形的一种频率合成技术。它是以一个固定频率精度的时钟作为参考时钟源，通过数字信号处理技术产生一个频率和相位可调的输出信号。从本质上来说，它是由设置的可编程的二进制控制字对参考时钟做除法运算。控制字一般是24～48位字长。所以可以认为DDS就是数字信号处理理论的延伸，是数字信号中信号综合的硬件实现问题。一个直接数字频率合成器由相位累积器、加法器、波形存储ROM、D／A转换器和低通滤波器(LPF)构成。DDS的原理框图如图1—1所示：其中K为频率控制字、P为相位控制字、W为波形控制字、c为参考时钟频率，N为相位累加器的字长，D为ROM数据位及D／A转换器的字长。相位累加器在时钟￡c的控制下以步长K作累加，输出的N位二进制码与相位控制字P、波形控制字W相加后作为波形ROM的地址，对波形ROM进行寻址，波形ROM输出D位的幅度码S(n)经D／A转换器变成阶梯波S(t)，再经过低通滤波器平滑后就可以得到合成的信号波形。合成的信号波形形状取决于波形ROM中存放的幅度码，因此用DDS可以产生任意波形。(1)频率预置与调节电路K被称为频率控制字，也叫相位增量。DDS方程为：o=cK／,o为输出频率，c为时钟频率。当K=l时，DDS输出最低频率(也即频率分辨率)为c／，而DDS的最大输出频率由Nyquist采样定理决定，即c／2，也就是说K的最大值为。因此，只要N足够大，DDS可以得到很细的频率间隔。改变频率控制字K即可改变DDS的输出频率。(2)相位累加器相位累加器工作原理如图1-2所示。累加器由N位加法器与N位寄存器级联构成。每来一个时钟脉冲c，加法器将频率控制字K与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。寄存器将加法器在上一个时钟作用后所产生的相位数据反馈到加法器的输入端，以使加法器在下一个时钟作用下继续与频率控制字进行相加。这样，相位累加器在时钟的作用下，进行相位累加。当相位累加器累加满量时，产生一次溢出，完成一个周期性的动作。(3)控制相位的加法器通过改变相位控制字P可以控制输出信号的相位参数。令相位加法器的字长为N，当相位控制字由0跃变到P(P≠O)时，波形存储器的输入为相位累加器的输出与相位控制字P之和，因此其输出的幅度编码相位会增加P／，从而使最后输出的信号产生相移。(4)控制波形的加法器通过改变波形控制字W可以控制输出信号的波形。由于波形存储器中的不同波形是分块存储的，所以当波形控制字改变时，波形存储器的输入为改变相位后的地址与波形控制字W(波形地址)之和，从而使最后输出的信号产生相移。(5)波形存储器用相位累加器输出的数据作为波形存储器的取样地址，进行波形的相位一幅值转换，即可在给定的时间上确定输出的波形的取样幅值。N位的寻址ROM相当于把0°～360°的正弦信号离散成具有个样值的序列，若波形ROM有D位数据位，则个取样的幅值以D位二进制数值固化在ROM中，按照地址的不同可以输出相应相位的正弦信号的幅值。波形存储器工作原理如图1-3所示。(6)D／A转换器D／A转换器的作用是把合成的正弦波数字量转换成模拟量。正弦幅度量化序列S(n)经D／A转换后变成了包络为正弦波的阶梯波S(t)。需要注意的是，频率合成器对D／A转换器的分辨率有一定的要求，D／A转化器的分辨率越高，合成的正弦波S(t)台阶数就越多，输出的波形的精度也就越高。(7)低通滤波器对D／A输出的阶梯波S(t)进行频谱分析，可知S(t)中除主频o外，还存在分布在c，2cK两边±o处的非谐波分量，幅值包络为辛格函数。因此，为了取出主频o，必须在D／A转换器的输出端接入截止频率为c／2的低通滤波器。1．5本文主要研究内容本文选择利用已有的DDS芯片，以设计高性能的直接数字式频率合成器作为研究的主要内容，最终研发出一种以简单、廉价器件构筑，并能够得到高精度、高纯度的合成频率信号的DDS数字信号发生器。整个系统采用CYGNAL公司的单片机C8051F206作为控制模块，数字频率合成芯片AD9834为核心，EPM3128作为单片机接口扩展电路，采用合适的模拟调理电路，以C51语言和VHDL语言作为开发工具，组成一个多功能信号发生器。本论文的主要任务如下：◆通过查阅文献的方式了解数字信号发生器的现状及发展趋势；◆深入学习DDS智能波形发生器的基本原理和设计指标；◆掌握DDS智能波形发生器的电路结构、工作原理；◆该波形发生器具有产生正弦波、方波和三角波三种周期性波形的功能及波形存储功能；输出波形的频率范围100Hz—20KHz（非正弦波频率按10次谐波计算），重复频率可调，频率步进间隔≤100Hz；输出波形幅度范围0—5V（峰—峰值），可按步进0.1V（峰—峰值）调整。◆系统的硬件设计完成系统的硬件总体设计，对具体实现电路进行详细的分析和设计。◆系统软件设计系统软件的具体实现，对系统软件的主要功能按模块进行介绍。◆系统功能测试测试信号发生器的主要功能，给出具体测试波形和测试数据，并对结果进行分析。第二章系统设计本章首先列出了信号发生器的技术指标，给出了系统实现框图，简单地介绍了各个模块的功能，根据信号发生器技术指标的要求选择合适的器件。2．1DDS信号发生器的指标要求DDS信号发生器的性能指标是经过调研市场需求并综合考虑了同类型产品的指标后，为实现使用方便，性能优良的特性而提出来的，具体的性能指标要求如下：◆正弦波信号：频率范围100Hz～20kHz；◆频率分辨率为1Hz；◆方波，三角波信号：方波上升时间<10ns，且占空比在10％～90％内可调；◆TTL电平输出；◆输出电压的幅度峰值范围为0～5V连续可调；◆输出保护：当输出有直流倒灌时，切断输出，并进行报警提示；◆输出阻抗为50Ω；◆衰减档位0dB、-20dB和-40dB；◆输出信号直流偏置电平调节范围：-2V～+2V；◆输出频率显示功能：6位数码管显示；◆输出电压显示功能：4位数码管显示，显示误差小于5％。2．2系统框图及模块功能整个系统的硬件框图如图2-1所示。单片机采用CYGNAL公司的C8051F206，CPLD采用ALTERA公司MAX3128A，DDS芯片采用AD公司的AD9834系统工作过程：用户采用5×5键盘发出各种控制命令，通过CPLD送入单片机，单片机根据键盘输入的指令执行相应操作，再经过CPLD进行各种控制。如果键盘输入改变波形或频率的命令，单片机根据键盘输入的值将其转化为相应的控制字，通过CPLD来完成对DDS的控制，输出所选择的频率或波形，然后经过模拟调理电路，输出用户所要求的信号。衰减前级信号经过波形变换电路将交流信号变成脉冲波送入单片机内部AD电路进行采样，采样值通过CPLD接口送入显示电路进行电压幅度显示。当用户通过键盘选择外测频率时，单片机根据外测信号频率选择合适的分频比，将分频比送至CPLD，CPLD根据分频比将外部信号进行分频，分频后的外部信号对标准信号进行计数，通过一定的算法计算后得到相应的频率，最后送至频率显示电路，完成测频功能。下面对系统的各部分电路作简要的介绍。1．键盘模块通过5×5键盘输入频率和波形，经由CPLD送入单片机，单片机将键盘数据转换为相应的频率控制字，再通过CPLD接口电路控制DDS芯片的控制字，产生相应的频率和波形，即实现数字控制功能。同时按键还可以实现其它各种命令的输入，由单片机经CPLD来执行。面板按键包括：0～9十个数字，小数点，ENTER按键，DELETE按键，UP按键，DOWN按键，波形选择三个按键，外测频键，频率显示切换键，Hz／kHz转换按键，20dB／40dB的幅度衰减按键，输出信号控制键等。2．显示模块显示部分包括频率显示和电压显示。频率和电压显示采用7段数码管，频率由六位LED共阳数码管显示，电压由四位LED共阳数码管显示。波形显示采用发光二极管指示，有正弦波、三角波和方波显示，频率有Hz／kHz显示，幅度有mV／V显示。3.单片机模块单片机是整个系统的控制核心，它控制、协调其它各个模块工作。单片机采用CYGNAL公司的C8051F206。单片机主要完成以下工作：(1)显示控制(2)面板控制(3)DDS控制(4)输出电压的数据采集，电压显示(5)与CPLD进行通信(6)外测频分频比控制和计数(7)波形选择控制(8)输出控制单片机C805lF206支持JTAG接口在线调试，调试程序方便、快1.CPLD模块CPLD采用ALTERA公司高性价的EPM3128。CPLD所要完成的功能：作为单片机的接口扩展电路，单片机发出的所有命令都是通过CPLD来送出，CPLD用于驱动频率和电压幅度显示数码管。主要功能有：(1)外测频时，对被测信号进行分频；(2)接收键盘模块送来的数据；(3)作为单片机I／O接口扩展电路，接收单片机发送来的数据，并控制各模块电路。5．DDS模块DDS模块是整个系统设计的核心，包括接口电路和DDS芯片外围电路。DDS接收单片机的控制命令，产生所需信号，DDS芯片采用AD公司的AD9834。AD9834数字频率合成器是一款高度集成的DDS芯片，它采用先进的DDS技术，结合内部集成的高速高性能的DAC，可以实现灵活的频率合成功能。6．模拟调理电路模块模拟调理电路模块包括三角波、正弦波以及方波的调理电路、波形切换、电压幅度调节、功率放大和保护电路。DDS芯片输出的信号有一定直流电平，经过调理电路使得最终输出的波形能满足用户的要求。信号发生器要求输出四种波形，通过继电器构成的波形切换电路，由用户选择实际需要的波形；幅度调节实现输出波形的电压连续调节以及电压比例衰减；功率放大可实现50欧姆的阻抗匹配；保护电路可防止由于用户误操作而引起的直流电流倒灌损坏信号发生器。7．电源模块电源模块提供±5V、±15V、+5V、+3．3V电源，其中±5V、±15V为两路对称的直流电源，±15V为运算放大器和功放提供电源；±5V为比较器和TTL电路提供电源；单独的一路+5V为数字电路提供电源，+3．3V为单片机、CPLD提供电源。2．3主要器件选择1．DDS芯片选择AD9834是AD公司采用先进的DDS技术，将一个相位累加器、正弦只读存储器和一个10位D／A转换器集成在一个单一的CMOS芯片上的数字控制式振荡器。芯片具有相位和频率调制性能。通过串行接口装载控制字到寄存器，可以实现调制信号输出。图2-2中，REFOUT为参考电压输出端，DVDD为数字电压输入端，范围为2．3～5．0V，CAP／2．5由DVDD转换产生的2．5V电压，AGND和DGND分别为模拟地和数字地，AVDD为模拟电压输入端，作为D／A转换的参考电压，COMP为内D／A的偏置电压，50MHz时钟频率由芯片8脚MCLK端输入；PSELECT和FSELECT分别为芯片的相位选择控制端和频率选择控制输入端，SLEEP为芯片的低功耗控制端，RESET控制芯片的复位；SDATA为AD9834串行控制字输入端，SCLK作为控制传送的时钟信号；VIN为内部比较器的输入信号，该端口为DDS的输出信号，也可以外接比较信号，在SIGNBIT端输出方波信号，由于内部的比较器采用普通比较器，很容易受到干扰，出现低频端不稳定现象；IOUT和IOUTB输出两路正交的正弦交流信号或三角波电流，该信号通过低通滤波器后得到含有直流的正弦波或三角波信号。通过分析比较DDS芯片资料，综合考虑后，选择性价比较高的AD9834芯片。该芯片有内置比较器，可以输出所需要的三种波形。AD9834芯片在lkHz处的信噪比可以达到60dB。2．单片机选择本系统中的MCU选择CYGNAL公司的C8051F206，该芯片是高度集成的混合信号系统级MCU芯片，片内集成了一个12位多通道ADC，有着与8051兼容的微控制器内核和8K字节的FLASH存储器，还有硬件实现的UART和SPI串行接口。C805lF206片内还集成了Vdd监视器、WDT和时钟振荡器。片内FLASH存储器还具有在系统重新编程能力，并可用于非易失性数据存储。可以关闭任何一个或全部外设以节省功耗，还另有1024字节的RAM。片内JTAG调试支持功能允许使用安装在最终应用系统上的产品MCU进行非侵入式(不占用片内资源)、全速、在系统调试。该调试系统支持观察和修改存储器和寄存器，支持断点、观察点、单步及运行和停机命令。在使用JTAG调试时，所有的模拟和数字外设都可全功能运行。C8051F206具有速度快、功耗低、功能多等特点。C8051F226单片机与其他单片机相比主要优势体现在如下几个方面：◆低供电电压2．7V～3．6V：◆典型工作电流9mA；◆高速8051微控制器内核；◆流水线指令结构70％的指令的执行时间为一个或两个系统时钟周期；◆1280字节数据RAM存储器；◆8K字节FLASH，可以在系统编程扇区大小为512字节；◆数字外设32个I／O口，所有端口均容许5V电压。◆模拟外设：32个外部输入I／O口，可在运行中配置为ADC输入片内JTAG仿真，片内JTAG仿真电路提供全速非侵入式的在系统仿真，支持断点单步观察，可以方便地观察／修改存储器和寄存器，性能优于仿真头和仿真插座的仿真系统。3．可编程逻辑器件系统中采用半定制IC(CPLD可编程逻辑器件)芯片来代替全定制IC(8255)作为MCU和DDS的接口芯片，全定制IC大多是专用集成电路(ASIC：Application-SpecifIedIC)，全定制IC的特点是速度高、功耗低、成本低、保密性好，但要求批量大，研制风险大，由于本系统对接口要求较高，采用单片机来对专用接口8255芯片进行控制，控制时序比较复杂，并且不能实现分频功能。半定制IC设计的基础是半导体厂家提供的半成品IC芯片，半定制IC设计方法的主要特点是设计周期短、费用低，用户参与IC的功能设计，使用比较灵活。采用半定制IC(可编程逻辑器件)作为接口芯片，设计灵活，能够完成用户自己所需要的功能，接口设计和调试比较方便。可编程逻辑器件采用ALTERA公司的MAX3000A系列。MAX3000A系列是ALTERA公司的高速可编程逻辑器件系列，是基于MAX架构，为大批量应用进行了成本优化。采用先进的CMOS处理，基于电可擦除可编程只读存储器(EEPROM)，MAX3000A系列是一种使用性的器件，密度范围从32到512个宏单元。MAX3000A器件支持在系统可编程能力(ISP)，能够轻松地实现现场重配置。每个MAX3000A宏单元都可以独立地配置成顺序或组合逻辑操作。在本设计中采用EPM3128，内核和接口电源均为3．3V，这样CPLD可同时接受来自5V和3．3V的输入。3．3V的输出电平又可以直接驱动5V的TTL电路。CPLD可以实现与单片机的时序同步，灵活的控制手段、方便的功能扩展以及芯片可重新配置功能等。开发平台是应用广泛的Max+plusII工具，使用VHDL语言和原理图输入相结合的编程方法，具有语言输入的灵活性和原理图输入的结构清晰、方便性。4．集成运算放大器模拟信号调理电路中除了考虑正弦信号的处理，还要注意方波信号的处理，选择增益带宽积高的高速运算放大器，对比了多种运放，考虑到性价比，选择AD8021运放作为系统的主放大器芯片。AD802l主要参数如下：◆输入电流：10mA；◆输出电压摆幅：-10.6V～+10.2V；◆功耗低：5V电源电压时，34mW或6.7mA；◆工作电压：±5V～±15V对称电压；◆—3dB小信号带宽：305MHz；◆直流漂移：0.5uV／℃；◆输入电压噪声：50kHz时，2.1nV；◆输入电流噪声：50kHz时，2.1pA；◆工作温度范围：-40℃～+85℃。5．电压比较器信号发生器的方波由正弦波经高速电压比较器产生，当系统处于外测频时，外部信号还要通过电压比较器进行整形。比较了许多电压比较器，最后选择性价比较高的TL3016芯片。TL3016的主要参数如下：◆上升时间：7.6ns；◆工作电流：10.6mA；◆供电电源：+5V或±5V。6．功率放大器为了实现信号发生器的功率放大，提供较大的输出电流，实现50Ω的输出阻抗，同时考虑到方波所要求的带宽，选择高速BUF634作为信号发生器的功率放大。该芯片的主要技术指标有：◆输出电流：250mA；◆转换速度：2000V／us；◆带宽：180MHz；◆静态电流：1.5mA；◆电压范围：±2.25V～±18V；◆工作温度范围：-40℃～+85℃。7．74HC00集成电路本文设计的信号发生器具有0～5V的TTL信号输出功能，一般TTL对输出的带负载能力要求不是很高，采用4×2的74HC00与非门将方波整形作为TTL信号输出。为了提高带负载能力，将74HC00内部的四个与非门并联使用。第三章信号发生器硬件电路设计根据选用芯片的数据手册设计具体的硬件电路，信号发生器主要包括单片机模块设计、DDS模块设计、可编程逻辑器件模块设计、模拟信号调理电路和电源模块的电路设计以及印刷电路板的设计。3．1单片机模块设计单片机是信号发生器的控制中心，其完成功能主要包括：面板控制、DDS控制、输出电压的A／D转换等。采用C8051F206单片机完全可以达到系统设计的要求，尤其是内部有12位的ADC，可以把输出信号处理后，从衰减的前级采集数据，在面板上显示输出电压的峰值。为了让单片机正常工作，必须对单片机初始化、进行端口设置，比如数字端口，模拟端口设置、输入输出端口设置。本系统中单片机部分设计如图3-1所示。1．单片机引脚分配单片机的引脚定义如表3-1所示。其中单片机通过Pl、P2.0、P2.1、P2.2、P2.3、P2.4、P2.5、P0.6、P0.7、INT0、INTl与EPM3128芯片通信。P2.4、P2.5口为单片机和CPLD的通信号控制端口，P1.0-P1.7为地址和数据复用端口，根据P2.4、P2.5的控制信号来确定P1.0-P1.7口是地址还是数据，是读还是写。单片机各种数据和命令通过CPLD送出。P2.0、P2.1、P2.2、P2.3是数据的传送模式控制端口。P0.4为内部AD转换的输入端口，P0.2为系统的报警中断口，当系统出现直流倒灌时，此端口为高电平，实现中断，切断输出信号，避免了直流倒灌；为了减少键盘扫描占用系统的资源，采用中断来实现键盘扫描，P0.3为键盘中断接口，当有按键按下时，CPLD向单片机发出中断信号。单片机根据地址查询按键的键值，作相应的处理。图3-1中Sl00、R100、R10l、C103和C105组成单片机的复位电路，当按下按键时，单片机14脚为低电平，处于复位状态。单片机的系统采用22.1184MHz时钟，晶体接在单片机的9脚和10脚，单片机的25脚、26脚、27脚和28脚为JTAG下载口，单片机中的JTAG接口完全符合IEEE1149.1规范JTAG接口单片机上的4个专用引脚，R105为JTAG口的上拉电阻。单片机的I／O口部分引脚定义如表3-1所示。1.SPI控制模式在整个单片机系统控制中SPI总线是控制AD9834的关键，下面简单讲述一下SPI工作方式：SPI工作方式：串行外围设备接口SPI(SerialPeripheralInterface)总线技术是Motorola公司推出的一种同步串行接口。SPI总线是一种三线同步总线，因其硬件能力很强，使SPI有关的软件就相当简单，使CPU有更多的时间处理其它事务，因此得到广泛应用。SPI模式允许8位数据同步发送和接收，支持SPI的所有四种方式。SPI模式传输数据需要四根信号线：串行数据输出(SDO)线、串行数据输入(SDI)线、串行时钟(SCK)线和从选择(SS)线。其中，从选择线只用于从属模式。SPI主模式：由于控制时钟SCK的输出，主模式可以在任何时候开始传输数据。主模式通过软件协议控制从模式的数据输出。在主模式中，一旦SSPUF寄存器写入，数据就会发送或接收。在接收数据时，SSPSR寄存器按照时钟速率移位，当接收到一个字节后，数据就传输到SSPBUF，同时中断标志位和状态标志位置位。时钟的极性可以通过编程改变。在主模式中，时钟SCK的频率可以设置为：fosc／4(即Tcy)、fosc／16(即4Tcy)、fosc／64(即16Tcy)和定时器2(Timer2)输出的二分频等四种。SPI从模式：SPI从模式，数据的发送和接收领先SCK引脚上输入的外时钟脉冲，当最后一位被锁存后，中断标志位SSPIF(PIRl的D3)位。在休眠模式，从模式仍可发送和接收数据，当接收到数据，芯片就从休眠中唤醒。本系统中，使用SPI主模式，单片机控制SCK时钟，当单片机向AD9834中写入数据时，AD9834接收到数据后，就可以其产生相应的波形，其时序如图3-2所示。如果要连续发送数据，那么每次将数据送到SSPBUF寄存器后，都要判断是否已经发送完该数据，即判断PIRl寄存器的SSPIF位是否为l。如果SSPIF位为1，则表明数据已经发送完毕，可以继续发送下一个数据。但此时还不能立即发送下一个数据，因为SSPIF位必须在程序中由软件清零，只有将SSPIF位软件清零后，才能继续发送下一个数据。3．2人机交互电路设计一个系统的好坏对于用户而言很大程度上决定于界面是否友好。本系统在面板设计上充分考虑用户操作的方便，设计了25个按键，为了节省I／O口，键盘输入采取列输入行扫描的形式，其硬件连接如图3-3所示。按键程序设计一般包括两个方面：按键的捕捉与识别和按键的功能实现。两者相辅相成，前者是基础，后者是关键。在正确识别按键的基础之上，如何正确进行处理以实现按键的功能是每个智能系统的关键所在。为了节省CPLD的引脚，本系统采用5×5矩阵键盘输入，共25个按键，程序共设置26个返回值即l～26。每个返回值都对应了一个功能，分别对应0～9共10个数字键、小数点、UP键、DOWN键、Hz／kHz选择键、直流偏置键、ENTER键、DELETE键、波形选择键、测频键、输出使能键、20db、40db等按键。系统设计初期单片机进行键盘扫描采用定时方式，结果键盘占用了单片机的绝大部分时间，出现响应时间慢和死机等问题。为了减少扫描键盘占用单片机太多的时间．采用中断方式扫描键盘，当有按键按下时，按键通过CPLD向单片机发出中断信号，单片机通过CPLD对按键进行查询，确定按键键值，根据按键值执行相应的程序。3．3DDS模块设计DDS基本原理：DDS是利用采样定理，根据相位间隔对正弦信号进行取样、量化、编码，然后储存在EPROM中构成一个正弦查询表，通过查表法产生波形。它是由参考时钟、相位累加器、正弦查询表和D／A转换器组成，其原理图如下所示：AD9834内部的相位累加器字宽为32位，SIN函数表有4096样点值，因此32位的相位累加器输出仅截取高12位用于查表。DDS有两个频率寄存器和四个相位寄存器，通过控制码实现频率和波形的切换。单片机通过SPI总线向片内各个寄存器写入控制字，控制DDS的输出信号，其中频率寄存器存储相位增量信息，它用于决定输出频率。使用晶振DDS理论上可以产生失真度小于1％的正弦信号，信噪比可以达到60dB，信号的输出频率可表示为：式中，c为DDS的时钟频率，N为相位累加器位数，M为相位累加器的步长，0为输出频率。AD9834的外围电路如图3-5所示。3.3V数字电源从5脚输入，5V的模拟电源从4脚输入，20脚和19脚接RC低通滤波器，滤除高频干扰信号，IOUT和IOUTB输出两路幅度相等相位相反的电流，经过R109和R111后得到两路大小相等相位相反的正弦波或三角波信号电压，由软件控制该端口的波形，16脚为方波输出端口。AD9834产生正弦波、三角波，输出量为电流，在R109和R111上产生相位相反、幅度为0.5V的信号，该信号中含有0.25V的直流信号，波形如图3-6和图3-7所示。该信号要经过相应的处理才能作为交流信号使用。从波形图上可以看出，R109和R11l上波形大小相等，相位相差180°，将两个信号进行减法运算，即可去掉信号中的直流成份，得到不含直流电压的交流信号。经过实验表明，16脚的SIGNBIT输出方波信号在高频时比较理想，当信号低于1kHz时，变得不稳定，所以在本系统中方波不是由DDS输出，而采用由正弦波或三角波经过高速电压比较器来产生。3．4可编程逻辑器件模块设计由于系统需要进行大量的显示和控制，单片机的I／O口远远不够，采用专用的8255芯片来扩展也不能满足要求。故本系统采用可编程逻辑器件作为单片机的扩展口，大大提高了信号发生器的可扩展性。可编程器件采用ALTERA公司EPM3128A，TQFPl44封装。CPLD完成的主要功能：接收单片机发送来的数据，控制各种模块电路，对外测信号进行分频。CPLD设计原理图如图3-8所示。图3-8(a)为CPLD的引脚分配图，包含CPLD和单片机接口，面板接口，DDS接口。图3-8(b)为CPLD的电源端和地线接线图，其中128脚为外测频信号输入端，125脚为CPLD时钟引脚，由于本系统不需要外接时钟，所以该端口作为以后扩展使用。图3-8(c)为CPLD的JTAG下载接口图，通过ALTERA专用下载电缆可以直接对EPM3128A进行编程，实现CPLD所需要的功能。3．5模拟调理电路设计1．方波和TTL电平产生电路图3-9(a)为方波和TTL电平产生原理图，实验表明当电压比较器电路采用简单的过零比较器时，低频段(<1kHz)信号不稳定，因此采用高速比较器TL3016组成一个滞回比较器电路，将正弦波转换成TTL信号，滞回的电压大小由R380和R384决定，回差电压为，考虑到方波的对称性，因此回差电压不宜过大，根据需要可以进一步减小回差电压。R352、R353和R354为直流TTL的占空比调节电路，根据所需要占空比范围调节电阻的大小。当滑动端移动到左边时，首先将R352、R353、R354和电源进行戴维南电路等效，可以等效为一个电压源和电阻的串联，等效电路如图3-9(b)所示，图中电压源，电阻R大小为1k∥6k=0.857k，由于SⅣE-COMP端接运放输出端，可以认为运放的输出电阻为0，因此当R354的滑动端移动到最左端时，A点电压为。由于电路具有对称性，当R354的滑动端移动到右端时，滑动端电压为-2．5V。图3-9(a)中B点电压的计算，当R327电阻为0时，首先将R389左边电路等效为一个电压源和一个电阻的串联，如图3-9(c)所示，电压源Us=—5／（1+3）×3=—3．75V，等效电阻R=1k／／3k=0.75k，B点电压大小为Vb=—5／（0.75+1+1//1）×。考虑到电阻的误差会带来电压的漂移，因此在电路中有一个电阻R327可以根据每一个信号发生器的具体情况来调节B点电压大小，使其约为-2.15V左右。图3-9(a)中SIN_COMP为正弦波输入端，峰值为4.3V，将这个信号和-2.15V～+2.15V可调的直流电平在U314的反相端进行加法运算后送入滞回比较电路，R354采用带开关的可调电位器，调节R354滑动端位置来调节方波的占空比，R380和R384控制滞回电压的大小。U314的7脚和8脚输出两路幅度相等、相位相反的TTL信号。信号的幅度为0～4.3v，其中的直流信号为2.15v左右，将8脚输出信号和B点的直流信号在U315运算放大器的反相输入端作反相加法运算，去掉TTL信号中的直流成分，在U315运放的6脚得到方波信号。U314的7脚TTL信号带负载能力比较差，通过图3-10所示与非门输出作为TTL信号输出，图中的U305采用高速与非门SN74HC00来实现，图中将74HC00的内部4个与非门并联使用，以提高带负载能力，图中的R382作用是防止TTL输出端浮置。TTL输出电流可以达到80mA左右。3.信号通道电路信号通道原理图如图3-11所示，DDS提供两路幅度相等、相位相反含有直流分量的信号，经过U311作差分运算(为了减小运算电路的零点漂移，要保证运放的同相端和反相端对地电阻相等)，同时作一定的幅度放大，输出电压约为4.3V左右，和图3-9(a)中提供的方波幅度基本上相等。单片机控制继电器K304选择是方波输出、正弦波和三角波输出，幅度电位器R344用来调节输出信号的幅度大小。当R344的动端调至上端，且衰减为0时，输出电压峰峰值为：VOUT=4.3×当R344的动端调至下端，且衰减为40dB时，输出电压峰峰值为：VOUT≈×[2.4／(2.4+200//1000)]×(22／4.7)×U313对经过幅度调节后的信号做进一步放大，输出信号分成两路，一路送入AD调理电路，另外一路经过继电器控制的衰减器后，送入功率放大器，进行功率放大。考虑到方波的带宽，采用高速功率放大集成电路BUF634。BUF634的输出阻抗小于1Ω，这样能够保证信号发生器的输出阻抗为50Ω。功率放大原理图如图3-12所示。在功率放大的输出端通过继电器控制信号的输出，可以手动控制信号是否输出，另外当输出端有较大的直流电压倒灌时，能够自动地切断信号输出，从而达到保护信号发生器的目的。J308作为信号发生器的信号输出端。在整个通道中，由于采用运算放大器来实现信号的放大，当运放电路的同相和反相端阻抗不等时，不可避免地出现直流漂移，尤其是对于小信号影响比较严重，甚至会出现淹没小信号的现象，因此在电路上人为地加入直流电平来抵消通道带来的直流漂移。通道漂移补偿电路如图3-13所示。VOUT接在功率放大器的前级，根据信号通道电路的直流漂移不同，选择适当的R339，即可消除通道的漂移，为了尽可能地减小接入图3-13电路后对信号的输出幅度产生影响，所以必须要选择较大的R349电阻。3．直流偏置电路有时用户要求信号中含有直流成分，为此在电路中加入一级直流偏置电路，电路如图3-14所示。由于电路的输出端接1k电阻并接到VOUT端，因此会对输出信号产生一定的影响。U304的输出电压Vs为：当信号发生器没有衰减时：输出的交流信号减小到约为原来的一半；直流范围约为-2.1V～+2.1V。当信号发生器衰减为20dB时：输出的交流信号减小到约为不加直流偏置时的65％；直流约为-1.5V～+1.5V。当信号发生器衰减为40dB时：输出的交流信号减小到约为不加直流偏置时的66％；直流约为-1.43V～+1.43V。直流偏置调节范围由R328控制，电路中采用低速的运放OP07C来隔离直流调节电路对信号发生器通道的影响，在U304与通道之间加入继电器K305实现是否加入直流偏置的控制。加入直流偏置后，如果将交流直接叠加在直流信号上，输出信号有时会超过运放的输出范围，出现波形失真。电路上R329取lkΩ，当加入直流偏置后，如果电路原来没有衰减，则输出的交流信号幅度降为原来的一半，避免了因加入直流偏置而引起的幅度失真。4．输出倒灌保护和报警电路输出倒灌保护电路如图3-15所示。保护电路采用窗口比较器，当信号发生器的输出端有直流电源误接入时，如果直流电压在功率放大器承受能力范围之内不作处理，如果超出承受能力，则保护电路输出高电平，ALARM信号送入单片机，由单片机控制切断通道的继电器输出，起到保护通道的作用，同时单片机给出一个信号BUZZER，BELL发出报警提示。对于U300的比较电路，，同理对于U30l电路，正常情况下，图3-15中，如果没有直流误接入，输出信号的幅度小于10.5V，ALARM信号为低电平，当有直流电压倒灌时，如果直流和交流信号叠加后幅度小于10.5V，ALARM仍然为低电平，当大于10.5V或小于-10.5V时，ALARM输出高电平，此信号向单片机发出中断，单片机立即响应此中断，送出一个BUZZER高电平，驱动蜂鸣器报警，同时切断信号发生器的信号输出，起到保护信号发生器的目的。5．峰值检波电路交流信号经过峰值检波电路得到直流信号送入单片机内部做A/D转换，用于电压显示。峰值检波电路如图3-16所示。工作原理如下：单片机供电电压为3.3V，输入信号峰值最大为10V，因此通道送来的交流信号幅值必须压缩在3V以内，电路中采用输入信号电阻分压电路，来进行信号的压缩，压缩后的信号经U302与负电压做减法运算，将压缩后的信号幅度抬高，经过二极管D300、D311和电容C300进行峰值检波，Q300为峰值检波的放电回路，定时给电容放电。放电时间长短由单片机控制，U303为跟随器隔离电路，U307为减法电路，将检波后的直流和一个直流电平做减法运算，抵消前级抬高的电平，U307的6脚信号送入单片机做12位的A/D转换。由于电路中存在各种偏差，其中R366要根据电路偏差做一些调整。本系统中，幅度的显示是输出信号经A／D采样变换的结果。采用峰值检波电路将信号的峰值取出，电压值的大小是由电容C300充放电来测量，因此这就会产生一个问题，当幅度值变大时相当于对电容继续充电对测量值无影响，而当幅度值变小时如无放电回路，则测得电压值为以前保留下来的电压值。因此应使电容每隔一段时间电压值归零，重新充电及时反映正确的幅度值。本系统就基于这一思想采取可控峰值检波放电。峰值检波放电其实就是通过单片机编程产生一个可控制的脉冲波，在其高电平时三极管Q300饱和导通，电容、三极管和电阻串联产生一个放电回路，单片机提供的电压比较大，通过R309接到三极管Q300的基极，使三极管处于深度饱和状态，由于电容值很小，放电时间常数ζ=RC很小，在瞬间即可使电压放电至零，在脉冲信号低电平时，Q300截止，C充电至最大值，此时采样的电压值即为幅度值。同时在C放电期间单片机的A／D不进行采样显示，将采样得到的电压值通过一定的算法送至CPLD用于显示。6．外测频整形电路信号发生器所能外测的输入信号电压幅度范围为100mV到150V之间，经过整形电路把输入电压的幅度钳制在+5V～-5V之间，以便CPLD接收。整形电路如图3-17所示。如果外部的输入信号电压在+5V～-5V之间，那么两个二极管均不导通，输入信号直接送入高速比较器TL3016的反向输入端；如果外部的输入信号电压小于-5V，D301导通，则输入信号电压钳制在-5V送至比较器TL3016的反向端；如果外部的输入信号电压大于+5V，D302导通，则输入信号电压钳制在5V以内，送至比较器TL3016的反向端，经过电压比较器TL3016组成的滞回比较器，得到标准的TTL信号，U316的7脚输出TTL电平送至CPLD的I／O端口，做测频处理。3．6电源模块设计本系统是多电源系统，使用六种共地电源：±15V，模拟±5V，数字+5V和+3.3V。其中：DDS芯片AD9834、单片机C8051F206和CPLD需要3.3V供电，3.3V由数字5V经过LMl086-3.3V稳压块稳压后提供；面板采用数字5V供电；运放芯片AD8021、运放OP07和功放需要±15V的供电电压。电压比较器TL3016使用模拟±5V，74HC00使用模拟+5V电压。本系统对电源的纹波要求比较高，功率要求较低。考虑到开关电源的纹波比较大，所以采用线性电源来实现多电源系统。图3-18为电源部分电路设计图。图3-18(a)为整流滤波电路，得到具有较大纹波的±18V和+8V的直流电压，带负载能力比较差。图3-18(b)利用78L05和79L05稳压集成电路得到模拟±5V的直流电压。图3-18(c)利用78L15和79L15稳压集成电路得到±15V的直流电压，利用78L05稳压集成电路得到数字+5V的直流电压。电源电路中的元器件选择：1．变压器的选择本系统中所需电源电压为直流电压15V和5V，稳压块压降为3V，所以稳压前直流电压为18V和8V。由于电网提供的交流电有效值为220V，则变压后交流有效值为18V和8V，能满足整流为18V和8V的直流电压。变压器采用环形五抽头变压器。变压器的功率为20W。2．整流二极管的选择整流桥的作用是利用单向导电性能的半导体二极管，将正负交替的正弦交流电压变换成单方向的脉动电压。虽然要求的电源电流小于lA，但变压器副线圈电流瞬时值远远超过1A，尤其在电源刚接通时，为留有一定余量，而且不损坏整流二极管，选用2A的二极管，耐压为50V。3．稳压芯片的选择选择常用的三端稳压块78L05、79L05、78L15、79L15、LMl086-3.3。为了保证稳压块可靠散热，将集成稳压块贴在机壳上，并且在仪器的外壳上多开一些散热孔。4.滤波电容及电阻的选择电路中在三端稳压块的输入端接有l000uF的电容，是为抵消输入时的电感效应，以防止稳压块产生自激振荡，保证正常工作。在三端稳压器输出端接有0.1uF的电容，这是为了消除电路的高频噪声，改善负载瞬态的响应。5．磁珠铁氧体磁珠是一种特殊的电感，铁氧体主要用在高频场合(MHz)。铁氧体磁珠是单环电感，通常是单股导线穿过铁氧体型材料而形成单环。这种器件在高频范围信号的衰减可以达到10dB，而直流的衰减量很小。6．瞬态电压抑制二级管(TVS)由于信号发生器电源大量使用了钽电解电容和电感组成了π型滤波网络，电感的使用会在关机时产生很大的反相电动势，在开机时有很高的开机冲击电压，钽电解电容是电压敏感器件，这样高的电压很容易使电容损坏而使电路短路，而且高的瞬态电压也会对系统数字电路部分造成影响，比如MCU的复位、逻辑错误等。TVS二极管就是为了防止电压敏感器件由于电压的冲击损坏而设计的器件。类似齐纳二级管，当工作于雪崩模式时有很好的暂念能量释放能力、很短的响应时间、宽嵌位电压、嵌位正向和负向瞬态过渡电压。系统选用1SMA5．0AT3系列的二极管。3．7印刷电路板设计信号发生器整个系统的元器件根据模块的不同安排在三块印刷电路板(PCB)上，包括系统主板、电源板和面板。除电源部分外，系统所用的器件主要为贴片式元件，布线时采用自动布线和手动调整相结合的原则，元件调整主要考虑如何减小信号之间的干扰和提高信号的质量。在进行PCB上的元件分布和布线时主要作以下几个方面的考虑。1．电源与接地的处理一般印刷电路板上出现的电磁干扰问题，通常都是各个电路模块的信号通过电源和地线串绕，它不仅会造成电路工作不正常，严重影响波形，还会产生较强的电磁辐射。为了减小这些干扰，处理方法为：在印制电路板的电源输入端跨接l0uF的钽电解电容，在Vcc与电源地之间放置一个0.1uF的瓷片电容；电源线加粗，主线宽度达到60mil，支路采用40mil，在空余地方全部地网铺铜的形式接地，将模拟地和数字地分开，然后在一点接地，避免互相干扰，为了减小模拟地和数字地之间的接触电阻，采用去丝网加焊锡的方法来减小连接电阻。电源部分采用单独的电路模块，减小电源对电路的干扰。2．数模混合电路与空余管脚的处理由于系统既有数字器件又有模拟器件，所以产生了很多数字信号和模拟信号。混合信号电路PCB的设计很复杂，元器件的布局、布线以及电源和地线的处理将直接影响到电路性能和电磁兼容性能。因此在进行PCB设计时，在器件的布局上，遵循数字器件和模拟器件分开放置。信号线尽量走短、模拟器件的模拟地以最短距离到地的原则。本系统数字电路部分的多余输入管脚闲置时，根据情况分别通过上拉电阻接电源或接地。3．PCB中的其它抗干扰措施布线尽量短，以减小对地的分布电容，而且其长短和走线方式尽量一致，以免造成各线阻抗差异过大，使信号达到终端时波形差异很大，形成非同步干扰。本板系统采用双面走线，所以两面的线尽量垂直，以防止总线间的电磁串扰。避免在高速器件DDS下方走线，以免把噪声耦合至芯片内部。其它单元电路和单片机单元电路要保持一定的距离，以免由于干扰引起单片机误操作。在线路板的边缘，信号线或电源线上的电流会产生更强的辐射，为了避免这种情况的发生，关键信号线不要太靠近线路板的边缘。为了减小信号发生器的干扰，整个信号发生器系统采用SMT技术。信号发生器的幅度电位器和信号输出端的引线采用屏蔽电缆，以减小干扰信号的影响。电路采用双层板布线，信号线尽量走在正面，地线和电源线走在反面。第四章信号发生器软件设计应用系统中，系统软件的设计是建立在具体硬件电路基础之上，根据系统功能要求可靠地实现系统的各种功能。好的软件设计能够充分发挥微控制器的运算和逻辑控制功能，从而提高仪器的精度和使用的方便性。4．1系统编程语言和开发工具1．单片机开发应用系统中，汇编语言作为传统嵌入式系统的编程语言，己经不能满足实际需要，高级语言被逐渐引入，C语言就是其中之一。C语言是一种通用的计算机程序设计语言，它既有高级语言的各种特征，又能直接操作系统硬件。对于大多数5l系列单片机，C语言与使用汇编语言相比具有如下优点：◆不需要了解处理器的指令集，也不必了解存储器结构；◆寄存器分配和寻址方式由编译器进行管理；◆指定操作的变量选择组合提高了程序的可读性；◆可使用与人的思维更相近的关键字和操作函数；◆程序的开发和调试时间大大缩短；◆C语言中的库文件提供了许多标准的例程；◆可实现模块化编程技术，从而可将己编制好的程序加入到新程序中；◆C语言可移植性好且非常普及。系统开发平台是IDE集成开发环境，它集成了编辑器、编译器、调试器，源程序编辑、编译、下载、调试全部可以在一个环境下完成，使用极为便利。2．可编程逻辑器件(PLD—ProgrammableLogic