时钟稳定电路设计范文

第页时钟稳定电路设计范文

近年来，为了满足高速率工作的需求，许多系统采用双倍数据率技术，如ＤＤＲＳＤＲＡＭ和双采样ＡＤＣ等［１］。在这些系统中，时钟信号的上升沿和下降沿都会被用来采样数据，因此，内部时钟信号的占空比就必须稳定在５０％，并且要求时钟抖动要很小。然而，外部输入的时钟很难保证占空比为５０％，且时钟在系统内部传输时，器件的不匹配、工艺偏差和温度的变化等因素也会引起时钟占空比的变化。许多方法可以为电路内部提供稳定的、占空比为５０％的时钟信号。基于延迟锁相环技术［和连续时间积分器技术的时钟稳定电路，由于其鉴相器都是采用门电路实现，极大地限制了电路工作的速度。传统的基于差分脉宽控制环路技术［４－５］的时钟稳定电路防止了使用鉴相器带来的速度限制，但由于电荷泵充放电回路的不匹配以及基准电压的不稳定，带来了额外的时钟抖动。本文提出了一种新型的基于全差分连续时间积分器的时钟稳定电路，防止了使用门电路鉴相器带来的速度限制和电荷泵充放电电流不匹配引起的时钟抖动的增加，电路构造简单、输出时钟抖动低。

２电路构造及分析

本文设计的时钟稳定电路由占空比检测电路、占空比纠正电路、延迟级和输出时钟缓冲器组成。占空比检测电路将经过延迟级后的差分时钟信号占空比量化为Ｖｃｔｒｌ＋和Ｖｃｔｒｌ－两个电压信号，电压信号通过跨导放大器后产生Ｉｏｐ和Ｉｏｍ两个电流信号，电流信号控制经过时钟输入缓冲级后的时钟信号的`共模电平，从而到达调整输出时钟占空比的目的。

２.１占空比检测

电路占空比检测电路是一个全差分连续时间积分器。其中，Ｒ和Ｃ分别是积分电阻和积分电容；ＣＬ为负载电容；ＯＴＡ是一个共源共栅作输出级的两级运算放大器。左上虚框中为两级运算放大器的偏置电路，通过偏置电流源产生运算放大器需要的偏置电流。在两级运算放大器中，第１级由于采用了二极管方式连接的ＰＭＯＳ管ＭＰ１和ＭＰ２，导致增益较低，输出信号差分作用到共源共栅输出级，增益主要在输出级获得，输入级增益为［６］：Ａｖ１＝ｇｍＮ１／ｇｍＰ１（１）第２级的增益为：Ａｖ２＝ｇｍＰ４［（ｇｍＰ６ｒｄｓＰ６ｒｄｓＰ４）‖（ｇｍＮ４ｒｄｓＮ４ｒｄｓＮ６）］（２）该运算放大器的主极点由输出级决定，因此具有很好的稳定性和较高的单位增益带宽。图３右下虚框中为两级运算放大器的共模反应电路，其工作原理为：当输出电压共模电平升高时，ＭＰ７，ＭＰ８管的栅压升高，流过ＭＰ７，ＭＰ８管的电流减小；由于流过ＭＰ９，ＭＰ１０管的电流恒定，则流过ＭＰ１１，ＭＰ１２管的电流增大；通过电流镜的作用，流过ＭＮ９，ＭＮ１０管的电流也增大，从而使运算放大器的输出共模电平减小。反之，当输出电压共模电平降低时，通过共模反应电路的调整，会使输出共模电平升高。假设连续时间积分器中的ＯＴＡ为理想运算放大器，当运放建立后，积分器输出电压为：Ｖｃｔｒｌ＝Ｖｃｔｒｌ＋－Ｖｃｔｒｌ－＝－１ＲＣ∫Ｔ０（Ｖ＋ｏ－Ｖ－ｏ）ｄｔ（３）当输出时钟占空比大于５０％时，在一个时钟周期Ｔ内，Ｖｏ＋高电平时间大于Ｖｏ－，Ｖｃｔｒｌ减小；当输出时钟占空比小于５０％时，在一个时钟周期Ｔ内，Ｖｏ＋高电平时间小于Ｖｏ－，Ｖｃｔｒｌ增大；当输出时钟占空比等于５０％时，在一个时钟周期Ｔ内，Ｖｏ＋高电平时间等于Ｖｏ－，Ｖｃｔｒｌ不再发生变化，电路到达稳定状态。

２.２占空比调整

电路占空比调整电路由跨导放大器和输入时钟缓冲器组成，跨导放大器电路如图４所示，输入时钟缓冲器电路如图５所示。差分控制电压信号Ｖｃｔｒｌ＋和Ｖｃｔｒｌ－通过ＭＯＳ管ＭＮ８，ＭＮ９产生差分电流，电流被ＭＰ６，ＭＰ７管复制后流过ＭＮ４，ＭＮ５管，然后经电流镜镜像后产生流过ＭＮ６，ＭＮ７管的差分电流，这些差分电流用于调整输入时钟缓冲器的输出信号ＶＯＭ和ＶＯＰ的直流电平，从而调整延迟级电路输入时钟信号的共模电平。ＭＰ０，ＭＰ１和ＭＮ０管为电路提供偏置电流，ＭＰ４，ＭＰ５，ＭＮ３管以及电阻Ｒ１，Ｒ２构成的差分电路为输入差分对提供负反应，从而提高电路的线性度。电路也被用于时钟稳定电路的延迟级和输出时钟缓冲器，为了减小电路的时钟抖动和降低输入信号的摆幅，输入管和尾电流源管均采用较大的宽长比。占空比调整电路的工作原理当输入时钟占空比不是５０％时，由跨导放大器产生的差分电流使得输入时钟缓冲器输出的差分时钟信号直流电平提高有差异，从而改变延迟级电路输入差分时钟信号的共模电平，调整输出时钟占空比。

３仿真结果及分析

电路采用０.１８μｍ标准ＣＭＯＳ工艺设计，利用ＣａｄｅｎｃｅＳｐｅｃｔｒｅ仿真工具开展仿真，电源电压为１.８Ｖ，输入时钟信号频率为２ＧＨｚ。当输入时钟占空比分别为２０％，５０％和８０％时，时钟稳定电路输入时钟信号、控制信号及输出时钟信号的仿真波形分别如图７、图８和图９所示，输出时钟占空比分别被调整为４９.７８％，５０.０３％和５０.８０％。可以看出，本文设计的时钟稳定电路具有调整时钟信号占空比的功能，能将输入时钟信号占空比由２０％～８０％调整为５０％±１％，满足电路设计的要求。为了分析时钟稳定电路输出时钟信号的周期稳定性，利用ＣａｄｅｎｃｅＳｐｅｃｔｒｅ仿真工具对输出时钟信号的抖动开展了仿真，结果如图１０所示。仿真得到的时钟抖动大小为１３１.０５３ｆｓ，满足超高速Ａ／Ｄ转化器对内部时钟信号抖动的要求。

４结论

本文设计了一种基于全差分连续时间积分器的时钟稳定电路。电路采用０.１８μｍ标准ＣＭＯＳ工艺实现，利用ＣａｄｅｎｃｅＳｐｅｃｔｒ