数电试题及答案

通信071〜5班2008〜2009学年第二学期《数字电子技术基础》—课试卷试卷类型：A卷题号4四五六七八九总成绩得分一、单项选择题（每小题2分，共24分）1、8421BCD码01101001.01110001转换为十进制数是：(c)A：78.16B：24.25C：69.71D：54.562、最简与或式的标准是：（c）A：表达式中乘积项最多，且每个乘积项的变量个数最多B：表达式中乘积项最少，且每个乘积项的变量个数最多C：表达式中乘积项最少，且每个乘积项的变量个数最少D：表达式中乘积项最多，且每个乘积项的变量个数最多3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项，它能：（B）A：消去1个表现形式不同的变量，保留相同变量B：消去2个表现形式不同的变量，保留相同变量表1量（A）表1量（A）ABCF00000011010101101001101011001111D：消去4个表现形式不同的变量，保留相同变4、已知真值表如表1所示，则其逻辑表达式为：A：A㊉B㊉Cb：-Ab+bCC：AB+BCD：ABC（A+B+C）5、函数F（A,B,C）=AB+BC+AC的最小项表达式TOC\o"1-5"\h\zA：F(A,B,C)=Em(0,2,4)B：F(A,B,C)=Em(3,5,6,7)C：F(A,B,C)=Em(0,2,3,4)D：F(A,B,C)=Em(2,4,6,7)6、欲将一个移位寄存器中的二进制数乘以（32）10需要（C）个移位脉冲。A：32B：10C：5D：67、已知74LS138译码器的输入三个使能端（E1=1,HA=E2B=0）时，地址码A2A1Ao=011,则输出Y7〜Y0是：（C）A：11111101B：10111111C：11110111D：111111118、要实现Qn+1=Qn,JK触发器的J、K取值应是：（D）A：J=0,K=0B：J=0,K=1C：J=1,K=0D：J=1,K=1图图4(a)图4(b)9、能够实现线与功能的是：（B）A：TTL与非门逻辑门A：TTL与非门逻辑门B：集电极开路门C：三态逻辑门D：CMOS10、个四位串行数据，输入四位移位寄存器转换为10、个四位串行数据，输入四位移位寄存器转换为4位并行数据输出。时钟脉冲频率为1kHz,经过（B）可A：8msB：4msC：A：8msB：4msC：8|nsD：4|ns11、表2表2所列真值表的逻辑功能所表示的逻辑器件是：（C）A：译码器B：选择器C：优先编码器D：比较器输入输出I7I6I5I4I3I2I1I0Y2Y1Y01XXXXXXX11101XXXXXX110001XXXXX1010001XXXX10000001XXX011000001XX0100000001X0010000000100012、A：B：C12、A：B：C：D：鼻N10与必二、判断题（每题1分，共6分）图1所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的C4s4s3s2sl结果是：（A）110001100110111101011、2、若两逻辑式相等，则它们对应的对偶式也相等。3、单稳触发器和施密特触发器是常用的脉冲信号整形电路。4、与逐次逼近型ADC比较，双积分型ADC1、2、若两逻辑式相等，则它们对应的对偶式也相等。3、单稳触发器和施密特触发器是常用的脉冲信号整形电路。4、与逐次逼近型ADC比较，双积分型ADC的转换速度快。5、钟控RS触发器是脉冲触发方式。（F6、A/D转换过程通过取样、保持、量化和编码四个步骤。三、填空题（每小题1分，共20分）1、逻辑代数的三种基本运算规则代入定理反演定理、对偶定理当选用共阳极LED数码管时，应配置输出高电平有效的七段显示译码器。2、逻辑函数的描决方法有逻辑真值表、逻辑函数式、逻辑图、波形图、卡诺图等。3、将8kx4位的RAM扩展为64kx8位的RAM,需用16片8kx4位的RAM,同时还需用一片二8译码器。4、三态门电路的输出有低电平、高电平和高阻态3种状态。5、Y=ABC+AD+C的对偶式为Yd=（A+B+C）（A+D）C。6、一个10位地址码、8位输出的ROM，其存储容量为2/13。7、若用触发器组成某十一进制加法计数器，需要。个触发器，有个无效状态。8、欲将一个正弦波电压信号转变为同频率的矩形波，应当采用施密特触发器电路。9、图2所示电路中，74161为同步4位二进制加计数器，RD为异步清零端，则该电路为巫进制计数器。10、图3所示电路中触发器的次态方程Qn+1为AQ输出端Bn输出端Bn—PT74LS161<O计数输入.77%LI"**】)，*ffillI1XxxX四、分析题（共20分）1、分析用图4（a）、（b）集成十进制同步可逆计数器CT74LS192组成的计数器分别是几进制计数器。CT74LS192的CR为异步清零端（高电平有效），LD为异步置数控制端（低电平有效），CP⑺CPD为加、减计数脉冲输入端（不用端接高电平），CO和BO分别为进位和借位输出端。（4分）6和23

2、用ROM设计一个组合逻辑电路，用来产生下列一组逻辑函数Y=ABCD+AbCd+ABCD+ABCDiY=ABCD+JBCD+ABCD+ABCD___y=Abd+BcDY=BD+BD4列出ROM应有的数据表，画出存储矩阵的点阵图。3、试画出图5所示电路在CP、RD信号作用下Q/Q2、Q3的输出电压波形，并说明QrQ2、Q3输出信号的频率与CP信号频率之间的关系。（6分）1D>C11XDC1>E1D>C11XDC1>EReJ五、设计题（共20分）1、用74LS161设计一个10进制计数器。（1）同步预置法，已知S0=0001。（2）异步清零法。（10分）2、集成定时器555如图6（a）所示。（1）用该集成定时器且在规格为100Q、200K、500K的电阻，0.01uf、0.1uf、1uf的电容器中选择合适的电阻和电容，设计一个满足图5（b）所示波形的单稳态触发器。（2）用该集成定时器设计一个施密特触发器，画出施密特触发器的电路图。当输入为图5（c）所示的波形时，画出施密特触发器的输出U0波形。（10分）图6(a)图6(b)图6(c)六、综合分析计算题(共10分)试分析图7所示电路的工作原理，画出输出电压u0的波形图，列出输出电压值u0的表。表3给出了RMA的16个地址单元中所存的数据。高6位地址Ag〜A,始终为0,在表中没有列出。RAM的输出数据只用了低4位，作为CB7520的输入。因RAM的高4位数据没有使用，故表中也未列出。(8分)A2A1A0D3D2D1D000000000000100010010001100110111010011110101111101100111011100111000000110010000101000011011001111000101110101111110100111111011图7U0的电压值2008A3A2A1A0D3D2D1D0".(V)~_2009_学年第二00000000学期课程标准A（，）专业__一、00010001《数字电子技术基础》试卷答案及评分标准卷通信班级_20071~5单项选择题（每小题20010001100110111010011110101111101100111011100111000000110010000分，共24分）1、C；2、C；3、B；4、A；5、B；6、C；7、C；8、：D；9、B；10、B11、C12、A二、判断题（每题1分，共6分）1、（X）2、（J）3、（J）4、（X）5、（X）6、（J）三、填空题（每小题1分，共20分）1、代入定理、反演定理、对偶定理2、逻辑真值表、逻辑函数式、逻辑图、波形图、卡诺图3、16、3线-8线4、高电平、低电平、高阻5、（A+B+C）（A+D）C、6、8K或2137、4、58、施密特触发器9、六一10、AQn四、分析题（共20分）1、解：（a）为6进制加计数器；（2分）（b）为23进制加计数器。（2分）2、解：将函数化为最小项之和形成后得到Y=m+m+m+m10Y=m+m+m+m1051015Y=m+m+m+m227813Y=m+m+m+m325710Y-m+m+m+m402578+m+m+m+m101315(2分)ROM的数据表（3分）地址数据地址狗掘4之A।用口%出口t/I।4©外以"i&(AC0)《匕匕R匕）(ABCD)0000)0013V00II1e1000I00001。01000000t0Dill101D1011oait0000101100G00100000«11。。0000010110j111«1«141aijo。eoo।1110011。。C11J01J1tillI001ROM的存储矩阵图（3分）3、TOC\o"1-5"\h\zQn+1=Qn(CP=CP)1113、Qn+1=Qn(CP=Q)

2221Qn+1=Q((CP=Q)

33321分1分五、设计题（共20分）1、解：(1)S1=0001,M=10,则SM-1=1010(5分)(2)S0=0000,M=10,则SM=1010(5分)

2、（1）解：要实现的单稳态触发器设计如下（5分，其中图3分，R、C参数各1分）因为，所以选。（2）施密特触发器及波形如图所示（5分，图3分，波形2分）六、综合分析讨算题（共10分）解：十进制计数器74LS160工作在计数状态，在CP脉冲序列的作用下，Q3Q2Q1Q0的状态从0000到1001循环计数，将存储器A9〜Ao=OOOOOOOOOO〜0000001001这十个地址单元中存储的数据依次读出，作为CB7520的数字量输入。CB7520