EDA原理图输入设计方法第二讲课件

第三章原理图输入设计方法

第二讲EDA第三章原理图输入设计方法

第二讲EDA原理图设计流程第1步：新建一个gdf格式的文件第2步：输入元件、连线第3步：命名第4步：setprojecttocurrentfile（将当前设计设置成项目文件）第5步：编译compile(选择产生功能网表文件)第6步：新建scf格式仿真文件编辑第7步：导入输入输出端口，并设置输入端口仿真波形仿真第8步：功能仿真原理图设计流程第1步：新建一个gdf格式的文件第2步：输入元第9步：选择器件并编译（选择产生时序网表文件）第10步：分配引脚并编译第12步：下载第13步：硬件验证原理图设计流程下载第11步：时序仿真第9步：选择器件并编译（选择产生时序网表文件）第10步：分配本讲主要内容及要求教学内容通过1位全加器原理图设计过程，进一步理解原理图设计方法的设计流程学习底层设计和顶层设计概念重点掌握原理图设计方法的一般设计流程掌握分层设计技巧难点仿真时，输入输出端子的分组和合组的方法仿真输入端子波形的设置和编辑本讲主要内容及要求教学内容3.21位全加器设计1位加法器的功能：实现两个1位二进制数相加半加器全加器只考虑本位两个一位二进制数A和B相加,而不考虑低位进位既有本位两个一位二进制数A和B相加,又有低位进位Ci3.21位全加器设计1位加法器的功能：实现两个1位二进1位半加器的真值表ABSCo0000011010101101表中的A和B分别表示两个相加的一位二进制数,S是本位和,Co是进位位。1位半加器的真值表ABSCo0000011010101101S＝AB+AB=A+BCo=ABS＝AB+AB=A+B1位全加器的定义全加：将本位两个1位二进制数和来自低位的进位位相加令A和B分别为两个相加的1位二进制数,Ci是来自低位的进位位;S是本位和;Co是进位位。1位全加器的定义全加：将本位两个1位二进制数和来自低位的进位全加器的真值表CiABSCo0000000110010100110110010101011100111111全加器的真值表CiABSCo0000000110010100S的卡诺图S的卡诺图EDA原理图输入设计方法第二讲课件Co的卡诺图

Co的卡诺图EDA原理图输入设计方法第二讲课件原理图底层电路设计原理图由若干个元件组合而成，当有些元件是多个简单元件的组合电路时，为了精确仿真组合元件的特性，必须单独设计组合元件的原理图设计，这种设计称为底层电路设计。原理图底层电路设计原理图由若干个元件组合而成，当有些元件是多原理图顶层电路设计当所有的底层元件多设计完毕并生成包装好的单一元件后，再设计一个总原理图，把所有的底层元件调出来，进行导线连接、仿真、编程下载，这种设计称为顶层电路设计。原理图顶层电路设计当所有的底层元件多设计完毕并生成包装好的单分层设计的好处增强设计的可读性，避免在设计中出现大量复杂的组合逻辑影响检查和测试效率有利于进行模块复制，需要复制的电路模块可以先封装成底层元件，再在顶层设计中重复调用分层设计的好处分层设计的要点在底层文件设计完成后执行File|CreateDefaultSymbol命令并编译在顶层文件中，调用底层设计时分层设计的要点分层设计的要点在底层文件设计完成后执行File|CreateDefaultSymbol命令并编译在顶层文件中，调用底层设计时顶层文件不能与底层文件名字相同分层设计的要点EDA原理图输入设计方法第二讲课件仿真的要求：所有输入情况都要考虑到，即按照真值表设置仿真波形仿真的要求：所有输入情况都要考虑到，即按照真值表设置仿真波形技巧：选中合组的引脚，单击右键，选择EnterGroup技巧：选中合组的引脚，单击右键，选择EnterGroupCiABSCo0000000110010100110110010101011100111111CiABSCo00000001100101001101100实验一：一位全加器的原理图输入设计做实验时需要注意的问题如何封装底层元件？怎样进行仿真波形的设置才能合理？器件选择哪一个，如何选择？引脚锁定时应该注意什么？下载电缆的选择注意什么？实验一：一位全加器的原理图输入设计做实验时需要注意的问题小结完整的原理图输入设计流程分层设计的概念和方法波形仿真中设置波形的技巧小结完整的原理图输入设计流程作业预习实验一，并完成预习报告请查阅相关资料，设计一位全减器。作业预习实验一，并完成预习报告第三章原理图输入设计方法

第二讲EDA第三章原理图输入设计方法

第二讲EDA原理图设计流程第1步：新建一个gdf格式的文件第2步：输入元件、连线第3步：命名第4步：setprojecttocurrentfile（将当前设计设置成项目文件）第5步：编译compile(选择产生功能网表文件)第6步：新建scf格式仿真文件编辑第7步：导入输入输出端口，并设置输入端口仿真波形仿真第8步：功能仿真原理图设计流程第1步：新建一个gdf格式的文件第2步：输入元第9步：选择器件并编译（选择产生时序网表文件）第10步：分配引脚并编译第12步：下载第13步：硬件验证原理图设计流程下载第11步：时序仿真第9步：选择器件并编译（选择产生时序网表文件）第10步：分配本讲主要内容及要求教学内容通过1位全加器原理图设计过程，进一步理解原理图设计方法的设计流程学习底层设计和顶层设计概念重点掌握原理图设计方法的一般设计流程掌握分层设计技巧难点仿真时，输入输出端子的分组和合组的方法仿真输入端子波形的设置和编辑本讲主要内容及要求教学内容3.21位全加器设计1位加法器的功能：实现两个1位二进制数相加半加器全加器只考虑本位两个一位二进制数A和B相加,而不考虑低位进位既有本位两个一位二进制数A和B相加,又有低位进位Ci3.21位全加器设计1位加法器的功能：实现两个1位二进1位半加器的真值表ABSCo0000011010101101表中的A和B分别表示两个相加的一位二进制数,S是本位和,Co是进位位。1位半加器的真值表ABSCo0000011010101101S＝AB+AB=A+BCo=ABS＝AB+AB=A+B1位全加器的定义全加：将本位两个1位二进制数和来自低位的进位位相加令A和B分别为两个相加的1位二进制数,Ci是来自低位的进位位;S是本位和;Co是进位位。1位全加器的定义全加：将本位两个1位二进制数和来自低位的进位全加器的真值表CiABSCo0000000110010100110110010101011100111111全加器的真值表CiABSCo0000000110010100S的卡诺图S的卡诺图EDA原理图输入设计方法第二讲课件Co的卡诺图

Co的卡诺图EDA原理图输入设计方法第二讲课件原理图底层电路设计原理图由若干个元件组合而成，当有些元件是多个简单元件的组合电路时，为了精确仿真组合元件的特性，必须单独设计组合元件的原理图设计，这种设计称为底层电路设计。原理图底层电路设计原理图由若干个元件组合而成，当有些元件是多原理图顶层电路设计当所有的底层元件多设计完毕并生成包装好的单一元件后，再设计一个总原理图，把所有的底层元件调出来，进行导线连接、仿真、编程下载，这种设计称为顶层电路设计。原理图顶层电路设计当所有的底层元件多设计完毕并生成包装好的单分层设计的好处增强设计的可读性，避免在设计中出现大量复杂的组合逻辑影响检查和测试效率有利于进行模块复制，需要复制的电路模块可以先封装成底层元件，再在顶层设计中重复调用分层设计的好处分层设计的要点在底层文件设计完成后执行File|CreateDefaultSymbol命令并编译在顶层文件中，调用底层设计时分层设计的要点分层设计的要点在底层文件设计完成后执行File|CreateDefaultSymbol命令并编译在顶层文件中，调用底层设计时顶层文件不能与底层文件名字相同分层设计的要点EDA原理图输入设计方法第二讲课件仿真的要求：所有输入情况都要考虑到，即按照真值表设置仿真波形仿真的要求：所有输入情况都要考虑到，即按照真值表设置仿真波形技巧：选中合组的引脚，单击右键，选择EnterGroup技巧：选中合组的引脚，单击右键，选择EnterGroupCiABSCo0000000110010100110110010101011100111111CiABSCo00000001100101001101100实验一：一位全加器的原理图