数字电路实验讲义

实验一KHD2集成门电路逻辑功能的测试一、实验目的熟悉和掌握KHD2型数字电路实验装置的使用。74LS2074LS00集成门电路的外形和管脚引线。掌握与门、或门、非门、与非门、或非门和异或门逻辑功能的测试。二、实验器材及设备1KHD2数字电路实验台24274LS20（1块）32474LS00CC4011（1块）三、实验原理（一）KHD2型数字电路实验台KHD-2型数字电路实验台由实验控制屏与实验桌组成。实验控制屏主要由两块单面敷220V的单相三芯电源插座。每块实验功能板上均包含以下各部分内容：实验板上装有一只电源总开关及一只熔断器（额定电流为 1A）作为短路保护用。实验板上共装有600多个高可靠的自锁紧式、防转、叠插式插座。它们与集成电路插座、镀银针管座以及其他固定器件、线路的连线已设计在印刷线路板上。板正面印有黑线条连接的器件，表示反面已装上器件并接通。20015mm阻、电容、三极管及其他电子器件使用。实验板上装有四路直流稳压电源（± 5V、1A及两路0～18V、0.75A可调的直流稳压电源）。实验板上标有“5V”处，是指实验时需用导线将直流电源电源的输入插口。

+5V引入该处，是+5V高性能双列直插式圆集成电路插座 18只（其中40P1只、28P1只24P1只、20P116P514P68P240P1只）。6．6

LED数码显示器：每一位译码器均采用可编程器件

GAL设计而成，具有十六进制全译码功能。显示器采用

LED共阴极红色数码管（与译码器在反面已连接好），可显示四位BCD十六进制的全译码代号：、B、C、D、EF。

01234、567、89、使用时，只要用锁紧线将+5V电源接入电源插孔 5V 处即可工作，在没有BCD码输入时六位译码器均显示“F”。7．四位BCD码十进制拔码开关组：每一位的显示窗指示出 0~9中的任一个十进制数字，在A、B、C、D四个输出插口处输出相对应的 BCD码。每按动一次“ +”或“”键将顺序地进行加1计数或减1计数。若将某位拔码开关的输出口 A、B、C、D连接在“2”的一位译码显示的输入端口 A、CD+5V电源时，数码管将点亮显示出与拔码开关所指示一致的数字。8．十六位逻辑电平输入：在接通 +5V电源后，当输入口接入高电平时，所对应的 LED发光二极管点亮；输入口接入低电平时，则熄灭。16LED发光二极管予以显示。当开关向上拔时，与之相对应的输出插口输出高电平，且其对应的LED发光二极管点亮；当开关向下拔时，相对应的输出口为低电平，则其对应的LED发光二极管熄灭。使用时，只要开启 +5V稳压电源处的分开关，便能正常工作。1Hz、1kHz、20kHz的脉附近连续可调0.5Hz～300kHz稳压电源开关，各个输出插口即可输出相应的脉冲信号。．五功能逻辑笔：这是一支新型的逻辑笔，它是用可编程逻辑器件

+5V直流GAL设计而成，具有显示五种功能的特点。只要开启

+5V直流稳压电源开关，用锁紧线从“输入”口接出，锁紧线的另一端可视为逻辑笔的笔尖，

当笔尖点在电路中的某个测试点，

面板上的四个指示灯即可显示出该点的逻辑状态：高电平（ “高”）、低电平（“低”）、中间电平（“中”）或高阻态（“高阻”）；若该点有脉冲信号输出，则四个指示灯将同时点亮， 故有五功能逻辑笔之称。．该实验板上还设有报警指示两路，按钮两只，一只电位器，两只晶振，电容两只及音乐片、扬声器、继电器等。

10k 多精密电位器，两只碳膜．板上还设有可装卸的固定线路实验小板的蓝色固定插座四只。．为了接线方便，在数电实验板上还设置了一处与 +5V直流稳压电源相连的电源输出插口，同时实验装置还附有充足的长短不一的实验专用连接导线两套。使用注意事项：使用前应先检查各电源是否正常。集成块插脚引线的排列方式及接线位置。实验接线前必须先断开总电源，严禁带电接线。方可拔下集成芯片，严禁带电插拔集成芯片。免发生短路等故障。规定的位置。实验中需了解集成电路芯片的引脚功能及其排列方式时，可查阅教材及相关资料。（二）与门、非门、与非门、或门、或非门、异或门逻辑功能的测试1．与门的逻辑表达式为Y=ABCD，其逻辑功能为：输入A、B、C、D 皆为“1”时，输出为“1（二）与门、非门、与非门、或门、或非门、异或门逻辑功能的测试1．与门的逻辑表达式为Y=ABCD，其逻辑功能为：输入A、B、C、D 皆为“1”时，输出为“1”；输入中有一个是“0”时，输出一定为“0”。非门的逻辑表达式为输入A为“0”时，输出为“与非门的逻辑表达式为Y=A，其逻辑功能为：输入1”。A1”时，输出Y0”；Y=ABCD，其逻辑功能为：只有输入全为“1”时，输出为“00”，输出就为“1”。4．或门的逻辑表达式Y=A+B，其逻辑功能为：输入皆为“0”时，输出为“0”，输入1”时，输出为“1”。5．或非门的逻辑表达式为 Y=A+B，其逻辑功能为：只有输入全为“0”时，输出为“1”；只要输入有“1”输出就为“0”。四、实验预习要求阅读实验讲义，熟悉 KHD-2型数字电路实验装置。复习与门、或门、非门、与非门、或非门、异或门的逻辑功能特点。

0”。五、实验内容及步骤

74LS0074LS20CC4011的管脚引线。74LS20分别测试与非门和与门的逻辑功能。首先用74LS20分别做出实现与非门和与门的逻辑电路，连接电路并测试其逻辑功能并将实验结果分别填入表 2-1-1和2-1-2中。74LS00分别测试非门、或门、或非门的逻辑功能。首先用74LS00分别做出实现与非门、或门和或非门的逻辑电路，连接电路并测试其辑功能，并将实验结果分别填入表 2-1-3、2-1-4和2-1-5中。74LS2074LS00测试异或门的逻辑功能。74LS0074LS202-1-6中。六、实验报告将实验结果填入表中，并验证理论值与实验值是否相符合。总结与门、与非门、非门、或门、或非门、异或门的逻辑功能。考虑如何用与非门来实现 Y=AB+CD 与或逻辑关系，并画出逻辑图。表2-1-1 与非门逻辑功能测试记录 表2-1-2 与门逻辑功能测试记录输入输出输 入输出ABCDYAB CDY000000 00000100 01001000 10001100 11010001 00010101 01011001 10011101 11100010 00100110 01101010 10101110 11110011 00110111 01111011 10111111 11表2-1-3 非门逻辑功能测试输入 输出A Y01表2-1-5 或非门逻辑功能测

表2-1-4 或门逻辑功能测输 入 输 出ABY00ABY00011011输入输出输入输 出ABYAB Y0000010110101111实验二用与非门构成逻辑电路一、实验目的熟练掌握逻辑电路的连接并学会逻辑电路的分析方法。熟练掌握逻辑门电路间的功能变换和测试电路的逻辑功能。二、实验设备及器材KHD2实验台4274LS20（3块）2474LS00CC4011（1块）三、实验原理本实验测试用的逻辑图，如图 2-2-1所示。（a） （b）（c） （d）图2-2-1 逻辑图四、实验预习要求1．进一步熟悉74LS0074LS20CC4011的管脚引线。2．分析图2-2-1（a）、2-2-1（b）2-2-1（c）2-2-1（d）的逻辑功能，写出逻辑函数表达式，并作出真值表。五、实验内容及步骤12474LS002-2-1（a）接线，测试其逻辑功能，并将结果填2-2-1中，并说明该电路的逻辑功能。124与非门

74LS0014274LS202-2-1（b）接线，中，并说明该电路的逻辑功能。表2-2-1

实验数据

表2-2-2

实验数据输入输出输入输出ABYABSiCi0000010110101111124与非门

74LS0014274LS202-2-1（c）接线，中，并说明该电路的逻辑功能。表2-2-3

实验数据

表2-2-4

实验数据输入输出输入输出ABCYABCY000000001001010010011011100100101101110110111111124与非门六、实验报告

74LS0034274LS202-2-1（d）接线，中，并说明该电路的逻辑功能。将实验数据整理后填入相关的表格中。分别说明各逻辑电路图所实现的逻辑功能。实验三 组合逻辑电路的设计与测试一、实验目的掌握组合逻辑电路的设计与测试方法。进一步熟悉常用集成门电路的逻辑功能及使用。二、实验设备及器材KHD2实验台4输入2与非门74LS20 （若干）2474LS00CC4011（若干）三、实验原理使用中、小规模集成电路来设计组合电路是最常见的逻辑电路的设计方式。设计组合电路的一般步骤如图 建立输入、输出变量所示。根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简

列出其值表化后的逻辑表达，画出逻辑图，用标准器件构成逻辑电路。 最简化的表达式最后，用实验来验证设计的正确性。四、实验预习要求复习有关组合逻辑电路设计的一般方法及步骤。复习二进制代码、循环码、数值比较器的概念和其逻辑功能特点。

画出逻辑图逻辑电路按照实验内容的要求完成设计方案的选择，并画 图2-3-1 组合逻辑电路设计流程图出逻辑图的设计。五、实验内容及步骤用与非门设计一个数码转换电路，将一个三位二进制码转换成 3位格雷码。即当输入信号为三位二进制代码时其输出为相应的 3位格雷码要求：（1）分析逻辑功能，作出真值表，写出逻辑表达式。（2）简化逻辑表达式，画出逻辑图。（3）按逻辑图连接逻辑电路并测试其逻辑功能。用与非门设计一个一位的数值比较器，即比较两个一位的二进制数 A、B的大小，A>B1A<B2A=B3要求：（1）分析逻辑功能，作出真值表，写出逻辑表达式。（2）简化逻辑表达式，画出逻辑图。（3）按逻辑图连接逻辑电路并测试其逻辑功能。六、实验报告写出实验任务的设计过程，并画出设计的逻辑电路图。对所设计的电路进行实验测试，记录测试结果。写出组合电路设计体会。附：实验内容参考接线图，如图六、实验报告写出实验任务的设计过程，并画出设计的逻辑电路图。对所设计的电路进行实验测试，记录测试结果。写出组合电路设计体会。附：实验内容参考接线图，如图2-3-2所示。实验四 译码器和数据选择器的使用一、实验目的掌握中规模集成译码器的逻辑功能和使用方法。熟悉数码管的使用。掌握中规模集成数据选择器的逻辑功能及使用方法。二、实验原理（一）译码器译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行

“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。 译码器在数字系统中具有广泛的用途，不仅用于代码的转换、终端的数字显示，等。不同的功能可选用不同种类的译码器。

还用于数据分配、存储器寻址和组合控制信号译码器可以分为通用译码器和显示译码器两大类。码器。

前者又分为变量译码器和数码显示译变量译码器（又称二进制译码器

，用以表示输入变量的状态，如

243线—8416

n个输入变量，则有 2n个不同的组合状态，就

2n个输出端供其使用。而每一个输出所代表的函数对应于

n个输入变量的最小项。以3线—8线译码器74LS138 为例进行分析，图2-4-1为其引脚排列，表2-4-1为74LS138功能表。图2-4-1 3线—8线译码器74LS138 逻辑图及其引脚排列其0 Y Y S S S、A 、A为地址输入端

～ 0 7

、、1 2 、

为使能端。表2-4-1 74LS138 功能表输 入 输 出0S1 S2+S3 A2 A1 A0 Y0

Y Y Y Y Y Y Y21 3 4 5 6 72100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100××××11111111×1×××11111111当S1 1，S2 S3 0时，器件使能，地址码所指定的输出端有信号（为 0）输出，其他所有输出端均无信号（全为 1）输出。当S1 0，S2 S3 ×时，或S1 ×，S2 S3 1时，译码器被禁止，所有输出同时为 1。384162-4-2所示。+5V图2-4-2 用2片74LS138组合成4线—16线译码器数码显示译码器（1）七段发光二极管（LED）数码管LED数码管是目前最常用的数字显示器，图 2-4-3（a），图2-4-3（b）为共阴管和共阳管的电路，图2-4-3（c）为两种不同出线形式的引出脚功能图。一个LED数码管可用来表示一位 0～9十进制数和一个小数点，小型数码管（ 0.5寸和0.36寸（1=3.3cm））每段发光二极管的正向压降，随显示光（通常为红、绿、黄，橙色）的颜色不同略有差别，通常约为 2～2.5V，每个发光二极管的点亮电流在 5～10mA，LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。+-（a）共阴连接（“1电平驱动”） （b）共阳连接（“0”电平驱动）++（c）2-4-3LED数码管（2）BCD码七段译码驱动器此类译码器型号有

74LS47（共阳）、74LS48（共阴）、CC4511（共阴）等，本实验系采用CC4511BCD 码锁存/七段译码/驱动器。驱动共阴极LED数码管。如图2-4-4所示为CC4511引脚排列。图2-4-4 CC4511 引脚排列ABCDBCD码输入端；a、bc、d、e、、g——译码输出端，输出“1”有效，用来驱动共阴LT——测试输入端， LT=0时，译码输出全为 1；

LED数码管；BI——消隐输入端，BI=0时，译码输出全为 0；LE——锁定端，LE=1时译码器处于锁定（保持）状态，译码输出保持在 LE=0时的值，LE=0为正常译码。表2-4-2为CC4511 功能表。CC4511 内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过数码管熄灭。表2-4-2 CC4511 功能表

1001时，输出全为输 入 输 出LEBI LT DCBAabcdefg显示字形××0××××11111118×01××××0000000消隐011000011111100011000101100001011001011011012011001111111013011010001100114011010110111115011011000111116011011111100007011100011111118011100111100119（续表）输 入 输 出BILTBILTDCBAabcdefg显示字形01110100000000消隐01110110000000消隐01111000000000消隐01111010000000消隐01111100000000消隐01111110000000消隐111××××锁存锁存CC4511BS2025VBCDABC、D0～9BCD码输入。CC4511与LED数码管的连接如图 2-4-5 所示。

CC4511LED数码管图（二）数据选择器数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。 数据选择器的功能类似一个多开关，如图2-4-6所示，图中有四路数据 D0～D3，通过选择控制信号 A1～地址码）四路数据中选中某一路数据送至输出端 Q。图2-4-6 4选1数据选择器示意图数据选择器为目前在逻辑设计中应用十分广泛的逻辑部件， 它有2选1，4选1，8选1，161等类别。数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。8174LSl5174LSl51为互补输出的81数据选择器，引脚排列如图

所示，功能表如表2-4-3。选择控制端（地址端）为

A2～A0按二进制译码，从

8个输入数据

D0～D7中，选择一个需要的数据送到输出端 Q，S为使能端，低电平有效。表2-4-3 74LSl51功能表输入输出SA2A1A0QQ1×××010000D00001D1000010D0011D30100D40101D50110D6图2-4-78选1数据选择器74LS151 引脚排列0111D7S=1时，不论A2～A0状态如何，均无输出S=0时，多路开关正常工作，根据地址码

Q=0Q=1），多路开关被禁止。A0的状态选择D0～D7中某一个通道的数据输送到输出端 Q。如A2A1A0=000，则选择D0 数据到输出端，即 Q=D0。A2A1A0=001D1Q=D1，其余类推。4174LS153所谓双4选1数据选择器就是在一块集成芯片上有两个 4选1数据选择器。引脚排列如图2-4-8所示，功能如表 2-4-4。2S A0 2D3 2D2 2D12D0 74LS153

2-4-4输1××01××0000D0001D1010D2011D3

74LS153功能表入 输 出A0 Q1S 1 3

2 1 0A 1D 1D 1D 1D 1Q GND图2-4-8 4选1数据选择器74LS153 引脚排列1S、2S为两个独立的使能端，A1、A0为公用的地址输入端，1D0～1D32D0～2D3分别为两个4选1数据选择器的数据输入端， Q1、Q2为两个输出端当使能端1S（2S=1时，多路开关被禁止，无输出Q=0。当使能端1S（2S）=0时，多路开关正常工作，根据地址数据D0～D3 送到输出端Q。

A0的状态，将相应的如A1A0=00如A1A0=00D0数据到输出端，即Q=D0。A1A0=01，则选择D1数据到输出端，即Q=D1，其余类推。数据选择器的用途很多，例如多通道传输、数码比较、并行码变串行码，以及实现逻辑函数等。三、实验设备与器件KHD-2实验台集成译码器74LSl38（1块）集成显示译码器CC4511（1块）集成数据选择器74LSl51（CC4512）（1块）集成数据选择器74LSl53（CC4539）（1块）四、实验预习要求复习译码器和数据选择选择器的工作原理。排列，掌握各使能端的作用。74LS138、74LS151、74LS153的引脚五、实验内容及步骤1．数据拔码开关的使用将实验装置上的四组拔码开关的输出ABCiDi分别接至4CC4511的对应输入口，LEBILT3个逻辑开关的输出插口，接上源，然后按功能表2-4-2输入的要求搬动组显示译码/驱动器+5V显示器的电4个数码的增减键（+”与“”键）和操作LE

LED数码显示的对应数字是否一74LSl38译码器逻辑功能测试将译码器使能端S1、S2、S3及地址端A2、1、A0 分别接至逻辑电平开关输出口8个输出端Y ～Y0 7

依次连接在逻辑电平显示器的

8个输入口上，拔动逻辑电平开关，测试74LS138测试数据选择器 74LS151的逻辑功能

2-4-1进行对比。按图2-4-7接线，地址端A2、、A0及数据端D0～D7分别接至逻辑电平开关输出口，使能端S接逻辑开关，输出端Q接逻辑电平显示器，测试 74LS151的逻辑功能，将测试结果填写在真值表中并与表 2-4-3进行对比。测试41数据选择器74LS153测试方法及步骤同上，并记录之。六、实验报告测试结果并完成真值表。总结实验的收获体会。实验五 译码器和数据选择器的应用一、实验目的进一步熟悉和掌握译码器和数据选择器的逻辑功能和使用方法。学习用译码器和数据选择器构成组合逻辑电路的方法。二、实验原理目前中规模集成电路规格品种很多，市场上很容易买到，在许多情况下，直接用它们实现组合逻辑函数，常常可以起到事半功倍的结果，不仅省时、省钱、省工，而且连线少、体积小，可靠性也高。用译码器和数据选择器实现组合逻辑函数的基本方法是对照比较。（一）用译码器构成组合逻辑电路二进制译码器输出信号逻辑表达式的一般形式图2-4-1是集成3线－8线译码器74LS138 的外引线功能排列图， 表2-4-1是其功能表。由表2-4-1知，当S1 0，S2 S3 ×时，或S

S S 1时，译码器被禁止，所2 3有输出同时为1。当S1 1 ，S2 S3 0时，器件使能，地址码所指定的输出端有信号（为 输出，其他所有输出端均无信号（全为 1）输出。此时输出端的输出函数表达式为Y AAY AAAYAAAYAAAYAAA2 1Y5A2A1A0Y6A2A1A0Y7A2A1A0

1 2 1

2 2 1 0 3 0由此我们可以知道集成二进制译码器提供了全部输入变量的最小项的反函数，出集成二进制译码器输出信号表达式的一般形式为

可以推断Y mi i组合逻辑函数由其最小项构成的标准与非—与非表达式由于任何组合逻辑函数都可以表示成为最小项之和的标准形式，利用两次取反的方法就可以得到由其最小项构成的与非—与非表达式。如Y m1 m2 m5 m7 则Y m1 m2 m5 m7综上所述可知，从原理上讲，利用二进制译码器和与非门可以实现任何组合逻辑函数，尤其适合于构成有多个输出的组合逻辑函数。因为二进制译码器提供了其输入变量的全部最小项的反函数，只要用与非门把译码器相应输出信号组合起来就可以了。基本步骤（1）选择集成二进制译码器。（2）类型和规格。（3）取反法推导出其标准与非—与非表达式。（4）确认译码器和与非门输入信号的表达式：译码器的输入信号——地址变量，就是函数的变量，但要注意变量的排列顺序，一般函数变量按 A、B、C顺序排列，译码器的址变量的排列为A2A1A0。至于与非门的输入信号，则应根据函数标准与非—与非表达式中，最小项反函数的情况进行确认。若函数标准与非—与非表达中，含有

mi，显然译码器的输i出信号Yi

就是与非门中的一个输入信号，依此类推，把译码器输出中有关信号都挑出来，它们就是与非门的全部输入信号。（5）画连线图：根据译码器和与非门输入信号的表达式画连线图。（二）用数据选择器实现组合逻辑函数数据选择器输出信号逻辑表达式的一般形式2-4-84174LS1532-4-4是它的真值表。2-4-4

Y SAAD+SA AD+SA AD+SA AD1 0 0 1 0 1 1 0 2 1 0 3当使能端S=1时（即S=0），数据选择器禁止，Y=0；当使能端S=0时（即S=1），数据选择器使能，则Y AAD

AAD

AAD

AAD1 0 0

1 0

1 0

1 0 3m m 0 0 1 1

mDm 2 2 m 3mDi i0组合逻辑函数的标准与或表达式任何组合逻辑函数都可以表示成为最小项之和的标准形式，如

Y m0 m3 m5 m7。综上所述可知，从原理上讲，应用对照比较的方法，任何组合逻辑函数。基本步骤

用数据选择器可以不受限制地实现（1）确定应该选用的数据选择器：根据择器地址码（地址变量、地址输入端）

n=k1k是函数的变量个数。

n是选（2）写逻辑函数表达式：写出函数的标准与或表达式和选择器输出信号的表达式。（3）求选择器输入变量的表达式：用公式化法或者图形法，通过对照比较确定选择器各个输入变量的表达式（或为变量或为常数）。（4）画连线图：根据采用的数据选择器和求出的表达式画出连线图。三、实验设备与器件KHD-2实验台集成译码器74LSl38集成显示译码器CC4511集成数据选择器74LSl51（CC4512）集成数据选择器74LSl53（CC4539）（4）画连线图：根据采用的数据选择器和求出的表达式画出连线图。三、实验设备与器件KHD-2实验台集成译码器74LSl38集成显示译码器CC4511集成数据选择器74LSl51（CC4512）集成数据选择器74LSl53（CC4539）四、实验预习要求复习译码器和数据选择选择器的工作原理。排列，掌握各使能端的作用。74LS138、74LS151、74LS153的引脚3．复习教材关于用数据选择器和译码器实现组合逻辑函数的相关内容。五、实验内容及步骤已知逻辑函数：Zm(3，5，6，7)，按本实验原理（二）的方法选用74LS153 数据选择实现逻辑函数Z，写出实现函数的分析过程，画出连线图并进行测试，将测试结果填写在真值表中并说明其逻辑功能。用74LS138 设计一个二位二进制数的乘法器要求：（1）写出设计过程分析说明，列出真值表，写出逻辑表达式并化简。（2）选择集成块并作出接线图。（3）测试并验证其逻辑功能。用74LS153 设计一个能够同时实现两个一位二进制数的全加运算和全减运算的组合逻辑电路。要求：（1）写出设计过程分析说明，列出真值表，写出逻辑表达式，并化简。（2）选择集成块并作出接线图。（3）测试并验证其逻辑功能。注：以上实验内容可根据需要选做。六、实验报告各逻辑函数的分析过程和画出连线图，记录测试结果并完成真值表。总结数据选择器和译码器的逻辑功能，总结实验收获体会。附录：部分实验参考接线图实验内容1参考接线图如图 2-5-1所示，实验内容 2参考接线图如图 2-5-2所示。Y74LS153D3 2DD1D0A1A0ST1CABY74LS153D3 2DD1D0A1A0ST1CAB实验六触发器及其应用一、实验目的掌握基本RSJKDT触发器的逻辑功能。掌握集成触发器的逻辑功能及使用方法。熟悉触发器之间相互转换的方法。二、实验原理10”，在一定的外界信号作用下，可各种时序电路的最基本逻辑单元。1．基本RS触发器图2-6-l为由两个与非门交叉耦合构成的基本 RS触发器，它是无时钟控制低电平直接触发的触发器。基本

RS触发器具有置“01

S为置“1”端，因为S=0时触发器被置为“1”；R为置“0”端，因为R=0时触发器被置当S=R=1 时状态保持；当S=R=0 时，触发器状态不定，应避免此种情况发生，表为基本RS触发器的功能表。

0”；2-6-1表2-6-1输基本入RS触发器功能表输 出SRQ Qn+1 n+1011 0100 111Q Qn n图2-6-1 基本RS触发器 0 0 Φ ΦRS触发器，也可以用两个“或非门”组成，此时为高电平触发有效。JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发74LS112JK2-6-2所示。JK触发器的状态方程为Q =JQ +KQn+1 n nJK是数据输入端，是触发器状态更新的依据，组成“与”的关系。QQQ=1Q=01”状态。

J、K有两个或两个以上输入端时，Q=0Q=1的状态定为触发器“0”74LS112图2-6-2 74LS112双触发器引脚排列及逻辑功能下降沿触发JK触发器的功能如表 2-6-2所示。表2-6-2 74LS112 双JK触发器功能表输 入S R CP D D

输KQKn+1

出Qn+101×××1010×××0100×××ФФ11↓00QQ11↓101011↓01011 1 ↓

1 Qn 1注：×——任意态；

1 ↓——高到低电平跳变；

nQ↑——低到高电平跳变；Qn(Qn)——现态； Qn+1(Qn+1)——次态； φ——不定态JK触发器常被用作缓冲存储器，移位寄存器和计数器。D触发器在输入信号为单端的情况下，

D触发器用起来最为方便， 其状态方程为Qn+1=D，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态。D触发器的应用很广，可用作数字信号的寄存、移位寄存、分频和波形发生等。有很多种型号可供各种用途的需要而选用，如双74LSl75、六D74LSl74等。2-6-3D74LS74的引脚排列及逻辑符号，功能如表

D74LS74、四D2-6-3所示。74LS74输表2-6-3入74LS74功能表输出SDRDCPDQn1Qn01××1010××0100××ФФ11↑11011↑00111↓×QnnQ图2-6-3 74LS74 引脚排列及逻辑符号14．触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其他功能的触发器。例如，将图2-6-3 74LS74 引脚排列及逻辑符号14．触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其他功能的触发器。例如，将JKJKT端，就得到所需的T触发器。如图2-6-4（a）所示，其状态方程为：Qn+1=TQn+TQn。图2-6-4 JK触发器转换成T、T触发器T触发器的功能如表 2-6-4所示。表2-6-4 T触发器功能表输 入 输 出CP TD DS R

Qn+10 1 × × 11 0 × × 01 1 ↓ 0 n1 1 ↓ 1 QT=0T=1TT12-6-4（b）所示，即TTCPCP反转触发器，它广泛用于计数电路中。同样，若将D触发器Q端与D端相连，便转换成 T触发器，如图2-6-5所示。JK触发器也可转换为D触发器，如图 2-6-6所示。Q Q D J Q 1Q Q K Q QCP CP图2-6-5 D转成T

图2-6-6

JK转成D三、实验设备与器件KHD-2实验台集成JK触发器74LSll2（或CC4027 ）集成24与非门74LS00（CC4011）集成D触发器74LS74（或CC4013 四、实验预习要求1．复习有关触发器内容。2．列出上述实验内容中各触发器功能测试表格。五、实验内容及步骤测试基本RS触发器的逻辑功能按照图2-6-1所示，用两个与非门组成基本

RS触发器，输入端 R、S接逻辑开关的输出插口，输出端Q、Q连接逻辑电平显示输入插口，按照表 2-6-5要求测试，记录之。表2-6-5 实验数据R11→

S Q Q1→00→110→10 0测试双JK触发器74LS112 逻辑功能（1）测试RD、DS的复位、置位功能：任取一只 JK触发器，

D、S D、J、K端接逻辑开关输出插口，CP端接单次脉冲源，Q、Q端接至逻辑电平显示输入插口。

要求改变RD、SD（JCP处于任意状态）RD=0（SD=1）SD=0（RD=1）作用期间任意改变JKCP的状态，观察QQ状态。自拟表格并记录之。（2）测试JK触发器的逻辑功能：按表Q状态变化，观察触发器状态更新是否发生在

2-6-8JKCP端状态，观察Q、CP脉冲的下降沿（即CP10），表2-6-6J K CP

实验数据Qn

Qn+1

Qn=10→10 01→00→10 11→00→11 01→01 1 0→11→0测试双D触发器的逻辑功能（1）测试RD、DS的复位、置位功能：测试方法同实验内容（

2）的步骤①，自拟表格记录。（2）D2-6-7CP脉冲的上升沿（01），记录之。表2-6-7 实验数据D CP

Qn=0

Q

Qn=10→101→00→111→0触发器之间的转换JK触发器和D触发器按照图2-6-52-6-6试各电路的逻辑功能，并自拟表格完成其真值表。（1）JK触发器的JK端连在一起，如图2-6-4（a）所示，构成逻辑功能，并自拟表格完成其真值表。

RD=1，SD=1，测T触发器，测试其（2）DQD2-6-5T并自拟表格完成其真值表。六、实验报告列表整理各类触发器的逻辑功能。体会触发器的应用。实验七计数器及其应用一、实验目的学习用集成触发器构成计数器的方法。掌握中规模集成计数器的使用及功能测试方法。运用集成计数器构成 l/N分频器。二、实验原理计数器是一个用以实现计数功能的时序部件， 它不仅可用来计脉冲数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分， 有同步计数和异步计数器。根据计数器的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减均势，又分为加法、减法和可逆计数器，还有可预置数和可编程功能计数器等。目前，无论是TTLCMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，器件。用D触发器构成异步二进制加 /减计数器2-7-1所示是用四只D

就能正确地运用这些它的连接特点是将每只D触发器接成T触发器，再由低位触发器的 Q端和高一位的CP端相连接。Q Q Q Q3 2 1 0RDQ QCP34 3

QCP2

QCP12

CP0Q D Q D

Q D 图2-7-1 四位二进制异步加法计数器2-7-1QCP二进制减法计数器。中规模十进制计数器CC40192 2-7-2所示。16 15 14 13 12 11 10 9VDD D0 CR BO CO LD D2 D3CC40192(LS192)D1 Q1 Q0 CPD

Q2 Q3VSS1 2 3 4 5 6 7 8图2-7-2 CC40192 引脚排列及逻辑符号CP注：LD——置数端； CP ——加计数端； ——减计数端；CPU DCO——非同步进位输出端；BO——非同步借位输出端；D D0、1

D3、D2、3

——计数器输入端；Q Q 0、1、

Q2、3——数据输出端；

CR——清除端。CC40192 （同74LS192 ，两者可互换使用）的功能如表 2-7-1所示，说明如下：表2-7-1表2-7-1入CC40192功能表输出0 1230 123CRLDDDDDQQQQ1×××××××000000××dcbadcba01↑↑ ××××加计数01↑↑ ××××减计数当清除端CR为高电平“1”时，计数器直接清零， CR置低电平则执行其他功能。当CR为低电平，置数端 LD也为低电平时，数据直接从置数计数器。

D0、D1D2D3置入CR为低电平，LD

CPD接高电平，计数脉冲由CPU输入，在计数脉冲上升沿进行时，加计数端CPU接高电平，计数脉冲由减计数端制加、减计数器的状态转换表。

8421码十进制加法计数。执行减计数CPD输入，表2-7-28421码十进表2-7-28421 码十进制加、减计数器的状态转换表加计数输入脉冲数 0 1 2 3 4 5 6 7 89Q0Q00000000011Q10000111100Q20011001100Q30101010101减计数计数器的级联使用0～9级联使用。同步计数往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。图2-7-3是由CC40192 利用进位输出 CO控制高一位的CPU端构成的级联图。图2-7-3 CC40192 级联电路实现任意进制计数图2-7-4 六进制计数器（1）用复位法获得任意进制计数器（1）用复位法获得任意进制计数器NMM<NM0M2-7-4CC40192成的六进制计数器。（2）利用Y预置功能获得M