(完整版)FPGA技术导论fanyi-

(完整版)FPGA技术导论fanyi(完整版)FPGA技术导论fanyiFPGA规律综合的牢靠性1。1概述（FPGA)技术的进展势头迅猛,FPGA191927.527.51984(asic/O,浮点处理和无缝连接到多个处理节点。国家供应了各种PACI/OFPGAfpgafpga为何如此独特。什么是FPGA ?您可以配置这些芯片来实现自定义硬件功能而没有其他的替代品。你开发软件和数字计算任务fpgaFPGA,FPGACFPGAASIC(专用集成电路）fpgafpgaASICfpgaFPGAFPGA制功能。定义fpgaHDL师和硬件设计工程师更简洁.FPGAFPGAasicfpgaASIC与处理器相比，fpga技术背景FPGA2D（CLBs）连接可编程全球CLB(k，N)NLUTsLUTkLUT来实现所需的功能。LUT的输入和输出是完全通过intra-CLB连接路由（本地路由CLB.CLBsinter-CLBw（曲目的数量。电线开关盒和包装箱一起由电线连接本地路由,占据整个互连体系结构。网格是双向和单向可编程互连点（pippippipMUXespipFPGAFPGAFPGAFPGAFPGA1。4对FPGAFPGA，及削减错误的方法。本文是专注于误差抑制算法。FPGA引起的电路处理和由于粒子辐射引起的软错误。针对由于制造缺陷引起的硬错误,以下技术已经开发出来：·定位电路冗余和掩盖缺陷AlteraFPGAStratixII。假如在一列的一个规律块是在FPGAFPGAFPGAmanufacturer—maskingStratixII。Circuit—wisenano—technologiesCircuit-wise的应用程序。此外,测试成本高得令人难以忍受。Triple—modular（TMR)率和性能方面的损耗。多种配置由XilinxEasyPathpre-developsFPGAcircuitwiseTMR，多个配置会降低电路的开销。反而，合成开销会增加。大多1.5就地重新配置的FPGACAD的在fpga查找表(LUTs）的就地重新配置IPRIPR最大化相同配置位互补的输入LUT是为防止错误传播。它保留了函数性和拓扑网表的物理设计,因此不需要转变。相比过于学术映射伯克ABC，IPR48和平均失效到达时间(MTTF1.94×ROSE和IPR应用均上涨，相对故障率降低49,增加MTTF2。40×，面积削减19。与特定于应用程序的集成电路（asic)相比，现场可编程门阵列(fpga)更简洁遇到软错误,考SRAMfpgaFPGAFPGAROSELUT—basedABC它获得2×MTTF,.ROSE,ROSELUT—basedFPGAFPGA转变物理设计。由于物理设计的变化在优化，故障信息发生转变，需要更新，这就需要重做的位置和路由和身体规律优化，从而会导致收敛牢靠性问题。LUT—basedIPR）最大化相同配置位对应互补的输入LUT，IPRLUTsLUT—basedIPRABC48MTTF1.94×IPRROSEIPRABCROSEIPR低49％，增加MTTF2。40x。1。6 就地再合成LUTFPGALUTLUTsLUTsLUTLUTs。1。7对FPGA(LUT）fpga使用FTBM,我们提出一个完善的再合成算法随机收益率最大化整个电路。最终，我们明，现有的可编程规律块(PLB）模板area-aware布尔匹配和规律再合成不是有效的容错，我们提出一个新的路径 re—convergence完善的模板.最先进的学术技术相比 mapper伯克利ABC,ROSE提出的PLB模板使用降低了故障率25％与1LUTs较少,并增加平均故障间隔时(MTBF)31％，同时保留最优规律深度。今日大部分的可编程规律设备(PLD）,01,不幸的是，作为新兴的应用和技术上的缺点越来越明显,比如在纳米尺度电路引起的永久性故障CMOS削减了平均故障间隔时间（MTBFnano—circuitsLUT率是主要的百分比输入向量的电路输出值不会产生所需的规律。随机合成算法明确地削减出错率,与传统的电路面积或延迟等指标。ROSE，一个完善的再合成算法，最大限度地削减fpgaROSEPLB)模板(如在选择配置位)，和重写规律块随机故障率降到最低。不manufacturer—masking,ROSEchip-wiseFPGAROSEfpgatoleraROSEFTBMPLBH,SRAMPLBPLBHFHPLBFTBM（SSAT)SSAT（SSATSAT，我们把SSAT问题转换成一个序列的确定性布尔可满足性问题。当我们应用FTBM再合成，post-mapping1.8 FPGA行,可以完成每个时钟周期.分析师BDTIfpgaDSP出(I/O）满足了更快的响应时间和专业功能紧密匹配的应用程序需求。FPGAASICFPGA(COTS）硬件也可以与不同I/OFPGAIP（预先构建的函数）进行先进把握和信号处理。（ASICfpgaASIC义硬件功能。硅可编程的本质表明没有成本制造或组装较长时间才能交货.随着系统需求经常变化和时间的推移,对FPGAASIC牢靠性——在软件工具供应的编程环境中,FPGAfpga,将不使用操作系统削减牢靠性的担忧与真正的并行执行和确定性硬件致力于每一个任务。ASICASIC-basedFPGA对于虚拟仪器的FPGA模块和可重构硬件I/O（RIO，国家仪器供应了一个直观的、可访问的解决方案，将FPGAPACRIO(HDLs）或核心硬件设计细节,以及快速定义超高速把握硬件，定制的定时和I/OFPGARIO比如可以和RS232结合,以快速的猎取或实现一个完整的PAC系统。1。9结论fpga（VHDL）FPGAFPGAFPGAFPGAFPGA(COTS）的硬件体系结I/OFPGA（面积和功率的损耗）FPGA参考文献【01杰森·h·FaridnNajmfpga计算机帮助设计集成电路和系统,25(3，2006年3月。【02】HosseinAsadi，梅迪• b• Tahoori布莱恩·马林斯DavidKaeli,凯文Granlund,基于SRAM的“软错误敏感性分析”。【03】在高性能fpga信息系统.“IEEE,54(62714-272612【04p·贝尔纳迪,dBortolatomCeschiaaCandeloriaPaccagnellamRebaudengomSonzaReorda,mViolantepZambolinSEUsSRAM-basedFPGA589584,5842【05卢卡BeniniMicheli计非盟—ACMtomation电子系统1997年。【06】R。布雷登和a.Mishchenko"挨次重写。“在规律综合研讨会,20