集成逻辑门电路课件

第2页/共85页第2页/共85页

DIP封装的集成电路引脚编号方法：芯片的一端有半月形缺口(有些是一个小圆点，凹口或一个斜切角)用来指示引脚编号的起始位置；起始标志朝左，紧邻这个起始引脚标志的左下方引脚为第1脚，其它引脚按逆时针方式顺序排列。

第3页/共85页DIP封装的集成电路引脚编号方法：芯片的一端有半月形2.1.2

数字集成电路的连线及逻辑图第4页/共85页2.1.2数字集成电路的连线及逻辑图第4页/共85页在连线时应注意以下几点：1.要使集成电路正常工作，必须要给集成电路提供合适的电源。对于74LS系列的集成电路，要在电源端(Vcc)和地(GND)之间加5V直流电源；而CMOS器件在VDD端与VSS端之间加3~15V直流电源。2.集成电路插入IC插座后，输入端接逻辑电平开关，输出端接逻辑电平显示，若IC中有多个相同门时，先测试其中任意一个门电路的逻辑关系，接线方法如图2.4所示。由于CMOS门电路的内部结构不同，第5页/共85页在连线时应注意以下几点：第5页/共85页2.1.3

常用门电路的逻辑功能及测试一、与门电路

74LS08为四2输入与门电路，图(a)表示了四个与门的输入、输出对应关系。其中14脚接+5V电源，7脚接地。测试其逻辑功能的接线方法如图所示。将测试结果记录在表中，判断是否满足Y=AB的逻辑功能。真值表第6页/共85页2.1.3常用门电路的逻辑功能及测试一、与门电路7第7页/共85页第7页/共85页

二、或门电路第8页/共85页

二、或门电路第8页/共85页74LS32是四2输入或门电路，图(a)为其引脚排列图。测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足Y=A+B的逻辑功能。真值表第9页/共85页74LS32是四2输入或门电路，图(a)为其引脚排列图。测试三、非门电路第10页/共85页三、非门电路第10页/共85页74LS04是六反相器，引脚排列如图(a)所示，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足的其逻辑功能。真值表第11页/共85页74LS04是六反相器，引脚排列如图(a)所示，测试其逻辑功四、与非门电路第12页/共85页四、与非门电路第12页/共85页

74LS00是四2输入与非门电路，如图(a)所示为其引脚排列图，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足的其逻辑功能。真值表第13页/共85页74LS00是四2输入与非门电路，如图(a)所示为其

74LS20是双4输入与非门电路，引脚排列如图(a)所示，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足其逻辑功能。第14页/共85页74LS20是双4输入与非门电路，引脚排列如图(a)第15页/共85页第15页/共85页第16页/共85页第16页/共85页五、或非门电路第17页/共85页五、或非门电路第17页/共85页

74LS02是四2输入或非门电路，其引脚排列如图(a)，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足其逻辑功能。真值表第18页/共85页74LS02是四2输入或非门电路，其引脚排列如图(a六、异或门电路第19页/共85页六、异或门电路第19页/共85页

74LS86是四2输入异或门电路，引脚排列如图(a)所示，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足的其逻辑功能。真值表第20页/共85页74LS86是四2输入异或门电路，引脚排列如图(a)七、与或非门电路第21页/共85页七、与或非门电路第21页/共85页

74LS51是双2路2-2输入与或非门电路，引脚排列如图(a)所示，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足其逻辑功能。第22页/共85页74LS51是双2路2-2输入与或非门电路，引脚排列

CMOS与非门与TTL与非门虽然内部结构不同，但其逻辑功能完全一致。图(a)给出了CD4011引脚排列图。请按照图(b)接线，测试其逻辑功能，并填入表中。真值表九、CMOS与非门第23页/共85页CMOS与非门与TTL与非门虽然内部结构不同，但其逻第24页/共85页第24页/共85页1.归纳异或门、与或非门分别在什么输入情况下输出低电平？什么情况下输出高电平？2.如果要用74LS51实现与非、或非逻辑功能，应如何搭接电路？画出原理图。3.多输入门电路的一个输入端接连续脉冲时：①其余的输入端是什么逻辑状态时，允许脉冲通过？脉冲通过时，输入和输出波形有何差别？②如果仅仅想用一个控制端控制输入信号的通断，其余端口如何处理？十、问题与讨论第25页/共85页1.归纳异或门、与或非门分别在什么输入情况下输出低电平？什么1.集电极开路与非门(OC门)和CMOS漏极开路与非门(OD门)

TTL集电极开路与非门也叫OC门。图为其逻辑符号。OC门工作时需要输出端Z和电源VCC之间外接一个上拉负载电阻R。其逻辑表达式为：十一、其它功能的

逻辑门电路简介第26页/共85页1.集电极开路与非门(OC门)和CMOS漏极开路与非门(OD

OC门的应用：实现线与。线与就是将几个门的输出端直接相连，实现与的功能。所以，集电极开路与非门很容易实现线与，因而扩展了TTL与非门的功能。两个OC与非门输出端相连后经电阻R接电源VCC的电路。两个OC门线与时其逻辑功能为：可见，当两个OC门输出都为高电平1时，输出Z才为高电平1，否则输出Z为低电平0。第27页/共85页OC门的应用：实现线与。线与就是将几个门的输出端直接

用作驱动电路。直接驱动LED、继电器、脉冲变压器等。在输入都为高电平时，输出才为低电平，LED亮；OC门输出高电平时，LED暗。说明：CMOS集成门电路也有类似TTL的OC门(称为OD门，漏极开路)门，其作用与TTL的OC门、三态门相同。第28页/共85页用作驱动电路。直接驱动LED、继电器、脉冲变压器等。2.三态输出门(TSL门)所谓三态门，就是具有高电平、低电平和高阻抗三种输出状态的门电路。

当EN=1时，使与非门能正常工作，即输出，故EN端又称使能端；当EN=0时，输出端呈现高阻抗，这时称EN高电平有效三态门的主要用途是实现用同一根导线轮流传送n个不同的数据或控制信号，如图所示。同样，用三态输出门可构成双向总线，它可通过EN的不同取值控制数据的双向传输。第29页/共85页2.三态输出门(TSL门)所谓三态门，就是具有高电平、低电平第30页/共85页第30页/共85页3.CMOS传输门

图所示是CMOS传输门的逻辑符号。其中C和C为互补控制端，其低电平为0V，高电平为VDD，输入电压ui在0~VDD范围内变化。由于MOS管的结构是对称的，因此传输门具有双向性，也称双向开关，即CMOS传输门的输出端和输入端也可互换使用。

第31页/共85页3.CMOS传输门第31页/共85页例2.1：

正确连接4011CMOS集成芯片的外部线路，实现图(a)所示电路。

实现电路如图(b)所示。2.1.4

集成门电路的应用一、集成门电路的应用第32页/共85页例2.1：2.1.4集成门电路的应用一、集成门电路的应用第第33页/共85页第33页/共85页例2.2

利用一个TTL集成电路74LS00(4输入与非门)来构造含有与非门、与门和反相器的电路，如图(a)所示。并写出逻辑表达式。

使用集成芯片74LS00实现。逻辑电路连接74LS00的IC外部引脚，如图(b)所示。第34页/共85页例2.2第34页/共85页第35页/共85页第35页/共85页1.二进制运算

(1)加法：两个一位二进制数相加，可能的4种组合如下：二、算术运算与电路其中本位和数用Si表示，向高位的进位用Ci表示。第36页/共85页1.二进制运算二、算术运算与电路其中本位和数用Si表示，向高例2.3

完成下列十进制加法。将十进制数转换成二进制数并进行加法运算。对比两组运算结果：

(a)4+3；(b)147+75

十进制二进制解：第37页/共85页例2.3完成下列十进制加法。将十进制数转换成二进制数并进行

(2)减法：两个一位二进制数减法，可能的4种组合如下所示：

其中本位差数用Ri表示，向高位的借位用Di表示。例如：从A1借位1第38页/共85页(2)减法：两个一位二进制数减法，可能的4种组合如下例2.4

完成下列十进制减法，并将十进制数转换为二进制数再进行减法运算。比较运算结果：

(a)27-10；(b)192-3。解：第39页/共85页例2.4完成下列十进制减法，并将十进制数转换为二进制数再进

例2.5

完成下列十进制乘法，并将十进制数转换为二进制数再进行乘法运算。比较答案：(a)5×3;(b)23×9(3)乘法：在二进制乘法运算中，除了乘数仅为“1”和“0”外，二进制乘法与十进制乘法运算规则相似。解：第40页/共85页(3)乘法：在二进制乘法运算中，除了乘数仅为“1”和“

(4)除法:二进制除法与十进制除法的过程一样。例2.6

完成下列十进制除法，将十进制数转换为二进制数再进行除法运算。并比较结果：(a)9÷3;(b)135÷15解：第41页/共85页(4)除法:二进制除法与十进制除法的过程一样。解：第

2.算术运算电路

加法器：能实现二进制加法运算的逻辑电路称为加法器。

(1)半加器:能对两个1位二进制数相加而求得和及进位的逻辑电路称为半加器。设两个加数分别用Ai、Bi表示，本位和数用Si表示，向高位的进位用Ci表示。半加器的逻辑表达式为：半加器的真值表第42页/共85页

半加器的逻辑图及接线图：第43页/共85页半加器的逻辑图及接线图：第43页/共85页(2)全加器能对两个1位二进制数相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。设两个加数分别用Ai、Bi表示，低位来的进位用Ci-1表示，本位和数用Si表示，向高位的进位用Ci表示，全加器的真值表，如表所示。全加器的真值表第44页/共85页(2)全加器能对两个1位二进制数相加并考虑低位来的进位

实现全加器的逻辑图方法一

逻辑表达式为：第45页/共85页实现全加器的逻辑图方法一

逻辑表达式为：第46页/共85页第46页/共85页

实现全加器的逻辑图方法二

逻辑表达式为第47页/共85页实现全加器的逻辑图方法二

逻辑表达

TTL与非门输出电压uO与输入电压ui的关系称为电压传输特性。如图所示为74LS系列与非门的电压传输特性曲线。分为三个区域：截止区、转折区和饱和区。2.1.5

集成逻辑门电路一、电压传输特性第48页/共85页TTL与非门输出电压uO与输入电压ui的关系称为电压第49页/共85页第49页/共85页1.电压传输特性参数测试

测量电路如图所示。将测量数据填入自己建立的表格中，并画出曲线。第50页/共85页1.电压传输特性参数测试

测量电路如图所示。将测量数据填入2.输入关门电平UOFF及输出高电平UOH测量

当输出电压为额定输出高电平UOH的90%时，相应的输入电平，称为输入关门电平UOFF。当输入端之中任何一个接低电平时的输出电平，为输出高电平UOH。

第51页/共85页2.输入关门电平UOFF及输出高电平UOH测量第513.输入开门电压UON及输出低电平UOL

使与非门处于导通状态的最低输入高电平称为开门电平UON。当输入端全部为高电平时的输出端电平，称为输出低电平UOL。

第52页/共85页3.输入开门电压UON及输出低电平UOL第52页/共85页

输入电压ui随输入端对地外接电阻Ri变化的曲线，称为输入负载特性。二、输入负载特性第53页/共85页输入电压ui随输入端对地外接电阻Ri变化的曲线，称为

TTL与非门输出端外接的负载通常为同类门电路。这类负载主要有两种形式：一类是灌电流负载，这时，外接负载的电流从输出端流入与非门；另一类是拉电流负载，这时，负载电流从与非门的输出端流向外接负载。下面分两种情况讨论。三、输出负载特性第54页/共85页TTL与非门输出端外接的负载通常为同类门电路。这类负1.带灌电流负载特性

与非门输出uO为低电平UOL时，带灌电流负载。

当输入都为高电平时，与非门的输出uO为低电平UOL，这时，各个外接负载门的输入低电平电流IiL，由VCC经负载灌入输出端，形成了输出低电平电流IOL。当外接负载门的个数增加时，流入输出端的电流随之增大，输出低电平UOL稍有上升，只要不超过输出低电平允许的上限值UOLmax，与非门的正常逻辑功能就不会被破坏。74LS系列门电路灌电流负载输出特性如图所示。设与非门输出低电平时，允许最大灌电流为IOLmax，每个负载门输入低电平电流为IiL时，则输出第55页/共85页1.带灌电流负载特性第55页/共85页端外接灌电流负载门的个数NOL为：第56页/共85页端外接灌电流负载门的个数NOL为：第56页/共85页2.

带拉电流负载特性

与非门输出uO为高电平UOH时，带拉电流负载。

当输入有低电平时，输出uO为高电平UOH。这时，与非门输出高电平电流IOH

从输出端流向各个外接负载门。当外接负载门的个数增多时，被拉出的电流增大，与非门的高电平随之下降，只要不超出允许的高电平下限值UOHmin，与非门的正常逻辑功能就不会被破坏。74LS系列门电路拉电流负载输出特性如图2.22(b)所示。设与非门输出高电平允许的最大电流为IOHmax，每个负载门输入高电平电流为IiH，第57页/共85页2.带拉电流负载特性第57页/共85页则输出端外接拉电流负载门的个数NOH为:第58页/共85页则输出端外接拉电流负载门的个数NOH为:第58页/共85页3.

扇出系数N的测试扇出系数N：当电路所接负载为同型号的组件时所能带动的最多个数。测量电路见图。逐渐调节RW，使IL增大至UOL=0.3V时，读出IL值，N=IL/IIS=

。第59页/共85页3.扇出系数N的测试第59页/共85页在TTL与非门中，由于与非门的开关时间及电路分布电容的存在，使与非门在信号传输过程中总有一定的延迟时间，如图所示。四、传输延迟时间

第60页/共85页在TTL与非门中，由于与非门的开关时间及电路分布电容

输出电压uO的波形滞后于输入电压ui波形的时间称作传输延迟时间。从输入电压ui波形上升沿0.5Uim到输出电压uO下降沿0.5UOm之间的时间，称作导通延迟时间，用tpHL表示。从输入电压ui下降沿0.5Uim处到输出电压uO上升沿0.5UOm之间的时间，称作截止延迟时间，用tpLH表示。平均延迟时间tpd为tpHL和tpLH的平均值。

典型TTL与非门的tpd≈10ns，产品规定tpd≤50ns。第61页/共85页输出电压uO的波形滞后于输入电压ui波形的时间称作传

CD4001平均传输时间tpd的测量：第62页/共85页CD4001平均传输时间tpd的测量：第62页/共8

按图所示电路接线。图中VDD=+5V，CP接连续脉冲。用双踪示波器观察并记录UO-Ui波形，测出CD4001芯片的tpd值。

若将图的CD4001芯片改为CD4011芯片，测出CD4011芯片的tpd。并和TTL门电路的tpd比较，从中你得到什么结论？第63页/共85页按图所示电路接线。图中VDD=+5V，CP接连续脉

数字电路的另外一项需要考虑的工作特性是功率损耗。IC的功率损耗等于芯片电源端(Vcc到地)提供的总功率。电源Vcc端输入的电流称为供电电流Icc。供电电流给定的两个值为：ICCH和ICCL，用于表示输出高电平和低电平时的供电电流，由于输出总在高电平和低电平之间切换，假设占空比为50%(高电平和低电平各占一半)，可以使用Icc的平均值来确定功率损耗：PD=Vcc·Icc(平均值)。74LS系列的典型值2mW。五、功率损耗第64页/共85页数字电路的另外一项需要考虑的工作特性是功率损耗。IC

三态输出缓冲器74LS126的逻辑符号图，功能测试及接线图。六、TTL、TSL门的功能测试第65页/共85页三态输出缓冲器74LS126的逻辑符号图，功能测试及第66页/共85页第66页/共85页

图中C端为缓冲器的控制端。

令C=1，A分别取0V，3.6V，用直流电压表测出相应的F值。

再令C=0，A分别取0V，3.6V，测出F端相应的值。将测试的结果填入表中。表2.774LS126功能测试第67页/共85页图中C端为缓冲器的控制端。表2.774LS126

为了提高电路工作的可靠性，除了要求电路本身具有一定的噪声容限外，还要采取必要的抑制干扰的措施。如电源要加滤波电路，退耦电路；布线合理，注意设备具有良好的地线；防止传输线的串扰，注意传输线的阻抗匹配，传输线加屏蔽等。通常在印刷电路板的电源输入端接入10~100μF的电容进行滤波，在印刷电路板上，每隔6~8个门加接一个0.01-0.1μF的电容对高频进行滤波。2.2

数字集成电路使用注意事项一、电源电压及电源抗干扰第68页/共85页为了提高电路工作的可靠性，除了要求电路本身具有一定的噪

具有推拉输出结构的TTL门电路的输出端不允许直接并联使用。输出端不允许直接接电源VCC或直接接地。使用时，输出电流应小于产品手册上规定的最大值。三态输出门的输出端可并联使用，但在同一时刻只能有一个门工作，其它门输出处于高阻状态。集电极开路门输出端可并联使用，但公共输出端和VCC之间应接负载电阻RL。输出端所接负载，不能超过规定的扇出系数。CMOS电路输出端不允许直接与电源VDD或与地(VSS)相连。二、输出端的连接第69页/共85页具有推拉输出结构的TTL门电路的输出端不允许直接并联

TTL集成门电路使用时，对于闲置输入端(不用的输入端)一般不得悬空，主要是防止干扰信号从悬空输入端引入电路，使电路工作不可靠。对于闲置输入端的处理以不改变电路逻辑状态及工作稳定为原则。

三、闲置输入端的处理第70页/共85页TTL集成门电路使用时，对于闲置输入端(不用的输入端并联使用剪断或悬空直接接地注：

CMOS电路的闲置输入端绝对不允许悬空第71页/共85页并联使用剪断或悬空直接接地注：CMOS电路的闲置输入端绝(1)连接要尽量短，最好用绞股线。(2)整体接地要好，地线要粗、短。(3)焊接前要先将各管脚引线合理成形，焊接时电路的各管脚引线要对准印制电路板上相应的位置。焊接以使用25W以下的电烙铁为宜，焊接时间不可过长，不得使用酸性助焊剂。四、电路安装接线和焊

接应注意的问题第72页/共85页(1)连接要尽量短，最好用绞股线。四、电路安装接线和焊

对74系列的TTL电路，输入的高电平不小于2.4V，低电平不大于0.8V。当输出高电平时，输出端不能碰地，否则会因电流过大而烧坏；输出低电平时，输出端不能碰电源VCC，否则，同样也会将TTL门电路烧坏。

不同系列集成门电路在同一系列中使用时，由于它们使用的电源电压、输入/输出电平的高低不同，因此需加电平转换电路。五、调试中应注意的问题第73页/共85页对74系列的TTL电路，输入的高电平不小于2.4V，1.若它们的电源电压相同(VDD=VCC=5V)，则电源可直接连接，但由于TTL电路输出高电平为3.4V，而CMOS电路要求输入高电平为3.5V，因此可在TTL电2.3

集成门电路的实践应用2.3.1

接口电路一、当TTL门电路的输出端与CMOS门电路的输入端连接时

第74页/共85页1.若它们的电源电压相同(VDD=VCC=5V)，则电源可直路的输出端与电源之间接一个电阻RL以提高TTL电路的输出电平，如图(a)所示。第75页/共85页路的输出端与电源之间接一个电阻RL以提高TTL电路的输出电平2.若CMOS电路的电源VDD高于TTL电路的电源VCC，要选用具有电平偏移功能的CMOS电路，如CC4049。其输入端兼容TTL电路电平，而其输出端为CMOS电路电平，如图(b)所示。第76页/共85页2.若CMOS电路的电源VDD高于TTL电路的电源VCC，要3.TTL电路也可以采用OC门作为CMOS电路的驱动门，只要将OC门的外接电阻RL接到CMOS电路的电源VDD上即可，如图(c)所示。第77页/共85页3.TTL电路也可以采用OC门作为CMOS电路的驱动门，只要

若它们的电源电压相同，可以直接连接。但CMOS电路的驱动电流较小，而TTL电路的输入短路电流较大。当CMOS电路输出低电平时，不能承受这样大的灌电流，因此可采用电平转换器作为缓冲驱动，如图(a)、(b)所示。另外，也可采用漏极开路的驱动器，如图(c)所示。CC40107电路可驱动10个TTL电路负载。二、CMOS门电路的输出端与TTL门电路的输入端连接

第78页/共85页若它们的电源电压相同，可以直接连接。但CMOS电路的

用三态门74LS126实现的四路信号经一根总线传送的电路如图所示。

图中BD为数据总线。四路信号u1~u4经74LS126和BD相连。信号u1、u2取连续脉冲发生器的Sc、Sd。u3=+5V，u4=0。控制端C1~C4接模拟开关S1~S4。令S1~S4轮流为高电平，则G1至G4轮流打开，信号u1~u42.3.2

集成门电路的实践应用一、74LS126三态总线缓冲器的应用第79页/共85页用三态门74LS126实现的四路信号经一根总线传送的将依次出现在数据总线上，用双踪示波器观察数据总线BD和输出端u1~u4上的波形，以验证电路的功能。第80页/共85页将依次出现在数据总线上，用双踪示波器观察数据总线BD和输出端

TTL与非门组成图所示的电路。试测定该电路的功能，结果填入真值表中。二、TTL门电路的应用第81页/共85页TTL与非门组成图所示的电路。试测定该电路的功能，结第82页/共85页第82页/共85页例2.7

利用组合逻辑进行汽车警告蜂鸣器的设计。警告蜂鸣器的触发规则如下：若“前大灯亮起且驾驶员车门打开”或者“钥匙处于点火位置且车门打开”，则触发蜂鸣器。解：汽车警告蜂鸣器的逻辑功能可用图表示。

则表达式可以写成：F=AD+CD三、实践应用第83页/共85页例2.7利用组合逻辑进行汽车警告蜂鸣器的设计。警告蜂鸣器的第84页/共85页第84页/共85页

或者写成：F=D(A+C)

可以仅使用两个逻辑门来实现汽车警告蜂鸣器。第85页/共85页或者写成：F=D(A+C)

可以仅使用两个逻辑2.1.2

数字集成电路的连线及逻辑图第4页/共85页2.1.2数字集成电路的连线及逻辑图第4页/共85页

74LS20是双4输入与非门电路，引脚排列如图(a)所示，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足其逻辑功能。第14页/共85页74LS20是双4输入与非门电路，引脚排列如图(a)2.三态输出门(TSL门)所谓三态门，就是具有高电平、低电平和高阻抗三种输出状态的门电路。

当EN=1时，使与非门能正常工作，即输出，故EN端又称使能端；当EN=0时，输出端呈现高阻抗，这时称EN高电平有效三态门的主要用途是实现用同一根导线轮流传送n个不同的数据或控制信号，如图所示。同样，用三态输出门可构成双向总线，它可通过EN的不同取值控制数据的双向传输。第29页/共85页2.三态输出门(TSL门)所谓三态门，就是具有高电平、低电平第30页/共85页第30页/共85页1.二进制运算

(1)加法：两个一位二进制数相加，可能的4种组合如下：二、算术运算与电路其中本位和数用Si表示，向高位的进位用Ci表示。第36页/共85页1.二进制运算二、算术运算与电路其中本位和数用Si表示，向高1.带灌电流负载特性

与非门输出uO为低电平UOL时，带灌电流负载。

当输入都为高电平时，与非门的输出uO为低电平UOL，这时，各个外接负载门的输入低电平电流IiL，由VCC经负载灌入输出端，形成了输出低电平电流IOL。当外接负载门的个数增加时，流入输出端的电流随之增大，输出低电平UOL稍有上升，只要不超过输出低电平允许的上限值UOLmax，与非门的正常逻辑功能就不会被破坏。74LS系列门电路灌电流负载输出特性如图所示。设与非门输出低电平时，允许最大灌电流为IOLmax，每个负载门输入低电平电流为IiL时，则输出第55页/共85页1.带灌电流负载特性第55页/共85页

具有推拉输出结构的TTL门电路的输出端不允许直接并联使用。输出端不允许直接接电源VCC或直接接地。使用时，输出电流应小于产品手册上规定的最大值。三态输出门的输出端可并联使用，但在同一时刻只能有一个门工作，其它门输出处于高阻状态。集电极开路门输出端可并联使用，但公共输出端和VCC之间应接负载电阻RL。输出端所接负载，不能超过规定的扇出系数。CMOS电路输出端不允许直接与电源VDD或与地(VSS)相连。二、输出端的连接第69页/共85页具有推拉输出结构的TTL门电路的输出端不允许直接并联第82页/共85页第82页/共85页第2页/共85页第2页/共85页

DIP封装的集成电路引脚编号方法：芯片的一端有半月形缺口(有些是一个小圆点，凹口或一个斜切角)用来指示引脚编号的起始位置；起始标志朝左，紧邻这个起始引脚标志的左下方引脚为第1脚，其它引脚按逆时针方式顺序排列。

第3页/共85页DIP封装的集成电路引脚编号方法：芯片的一端有半月形2.1.2

数字集成电路的连线及逻辑图第4页/共85页2.1.2数字集成电路的连线及逻辑图第4页/共85页在连线时应注意以下几点：1.要使集成电路正常工作，必须要给集成电路提供合适的电源。对于74LS系列的集成电路，要在电源端(Vcc)和地(GND)之间加5V直流电源；而CMOS器件在VDD端与VSS端之间加3~15V直流电源。2.集成电路插入IC插座后，输入端接逻辑电平开关，输出端接逻辑电平显示，若IC中有多个相同门时，先测试其中任意一个门电路的逻辑关系，接线方法如图2.4所示。由于CMOS门电路的内部结构不同，第5页/共85页在连线时应注意以下几点：第5页/共85页2.1.3

常用门电路的逻辑功能及测试一、与门电路

74LS08为四2输入与门电路，图(a)表示了四个与门的输入、输出对应关系。其中14脚接+5V电源，7脚接地。测试其逻辑功能的接线方法如图所示。将测试结果记录在表中，判断是否满足Y=AB的逻辑功能。真值表第6页/共85页2.1.3常用门电路的逻辑功能及测试一、与门电路7第7页/共85页第7页/共85页

二、或门电路第8页/共85页

二、或门电路第8页/共85页74LS32是四2输入或门电路，图(a)为其引脚排列图。测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足Y=A+B的逻辑功能。真值表第9页/共85页74LS32是四2输入或门电路，图(a)为其引脚排列图。测试三、非门电路第10页/共85页三、非门电路第10页/共85页74LS04是六反相器，引脚排列如图(a)所示，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足的其逻辑功能。真值表第11页/共85页74LS04是六反相器，引脚排列如图(a)所示，测试其逻辑功四、与非门电路第12页/共85页四、与非门电路第12页/共85页

74LS00是四2输入与非门电路，如图(a)所示为其引脚排列图，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足的其逻辑功能。真值表第13页/共85页74LS00是四2输入与非门电路，如图(a)所示为其

74LS20是双4输入与非门电路，引脚排列如图(a)所示，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足其逻辑功能。第14页/共85页74LS20是双4输入与非门电路，引脚排列如图(a)第15页/共85页第15页/共85页第16页/共85页第16页/共85页五、或非门电路第17页/共85页五、或非门电路第17页/共85页

74LS02是四2输入或非门电路，其引脚排列如图(a)，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足其逻辑功能。真值表第18页/共85页74LS02是四2输入或非门电路，其引脚排列如图(a六、异或门电路第19页/共85页六、异或门电路第19页/共85页

74LS86是四2输入异或门电路，引脚排列如图(a)所示，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足的其逻辑功能。真值表第20页/共85页74LS86是四2输入异或门电路，引脚排列如图(a)七、与或非门电路第21页/共85页七、与或非门电路第21页/共85页

74LS51是双2路2-2输入与或非门电路，引脚排列如图(a)所示，测试其逻辑功能的接线方法如图(b)所示。将测试结果记录在表中，判断是否满足其逻辑功能。第22页/共85页74LS51是双2路2-2输入与或非门电路，引脚排列

CMOS与非门与TTL与非门虽然内部结构不同，但其逻辑功能完全一致。图(a)给出了CD4011引脚排列图。请按照图(b)接线，测试其逻辑功能，并填入表中。真值表九、CMOS与非门第23页/共85页CMOS与非门与TTL与非门虽然内部结构不同，但其逻第24页/共85页第24页/共85页1.归纳异或门、与或非门分别在什么输入情况下输出低电平？什么情况下输出高电平？2.如果要用74LS51实现与非、或非逻辑功能，应如何搭接电路？画出原理图。3.多输入门电路的一个输入端接连续脉冲时：①其余的输入端是什么逻辑状态时，允许脉冲通过？脉冲通过时，输入和输出波形有何差别？②如果仅仅想用一个控制端控制输入信号的通断，其余端口如何处理？十、问题与讨论第25页/共85页1.归纳异或门、与或非门分别在什么输入情况下输出低电平？什么1.集电极开路与非门(OC门)和CMOS漏极开路与非门(OD门)

TTL集电极开路与非门也叫OC门。图为其逻辑符号。OC门工作时需要输出端Z和电源VCC之间外接一个上拉负载电阻R。其逻辑表达式为：十一、其它功能的

逻辑门电路简介第26页/共85页1.集电极开路与非门(OC门)和CMOS漏极开路与非门(OD

OC门的应用：实现线与。线与就是将几个门的输出端直接相连，实现与的功能。所以，集电极开路与非门很容易实现线与，因而扩展了TTL与非门的功能。两个OC与非门输出端相连后经电阻R接电源VCC的电路。两个OC门线与时其逻辑功能为：可见，当两个OC门输出都为高电平1时，输出Z才为高电平1，否则输出Z为低电平0。第27页/共85页OC门的应用：实现线与。线与就是将几个门的输出端直接

用作驱动电路。直接驱动LED、继电器、脉冲变压器等。在输入都为高电平时，输出才为低电平，LED亮；OC门输出高电平时，LED暗。说明：CMOS集成门电路也有类似TTL的OC门(称为OD门，漏极开路)门，其作用与TTL的OC门、三态门相同。第28页/共85页用作驱动电路。直接驱动LED、继电器、脉冲变压器等。2.三态输出门(TSL门)所谓三态门，就是具有高电平、低电平和高阻抗三种输出状态的门电路。

当EN=1时，使与非门能正常工作，即输出，故EN端又称使能端；当EN=0时，输出端呈现高阻抗，这时称EN高电平有效三态门的主要用途是实现用同一根导线轮流传送n个不同的数据或控制信号，如图所示。同样，用三态输出门可构成双向总线，它可通过EN的不同取值控制数据的双向传输。第29页/共85页2.三态输出门(TSL门)所谓三态门，就是具有高电平、低电平第30页/共85页第30页/共85页3.CMOS传输门

图所示是CMOS传输门的逻辑符号。其中C和C为互补控制端，其低电平为0V，高电平为VDD，输入电压ui在0~VDD范围内变化。由于MOS管的结构是对称的，因此传输门具有双向性，也称双向开关，即CMOS传输门的输出端和输入端也可互换使用。

第31页/共85页3.CMOS传输门第31页/共85页例2.1：

正确连接4011CMOS集成芯片的外部线路，实现图(a)所示电路。

实现电路如图(b)所示。2.1.4

集成门电路的应用一、集成门电路的应用第32页/共85页例2.1：2.1.4集成门电路的应用一、集成门电路的应用第第33页/共85页第33页/共85页例2.2

利用一个TTL集成电路74LS00(4输入与非门)来构造含有与非门、与门和反相器的电路，如图(a)所示。并写出逻辑表达式。

使用集成芯片74LS00实现。逻辑电路连接74LS00的IC外部引脚，如图(b)所示。第34页/共85页例2.2第34页/共85页第35页/共85页第35页/共85页1.二进制运算

(1)加法：两个一位二进制数相加，可能的4种组合如下：二、算术运算与电路其中本位和数用Si表示，向高位的进位用Ci表示。第36页/共85页1.二进制运算二、算术运算与电路其中本位和数用Si表示，向高例2.3

完成下列十进制加法。将十进制数转换成二进制数并进行加法运算。对比两组运算结果：

(a)4+3；(b)147+75

十进制二进制解：第37页/共85页例2.3完成下列十进制加法。将十进制数转换成二进制数并进行

(2)减法：两个一位二进制数减法，可能的4种组合如下所示：

其中本位差数用Ri表示，向高位的借位用Di表示。例如：从A1借位1第38页/共85页(2)减法：两个一位二进制数减法，可能的4种组合如下例2.4

完成下列十进制减法，并将十进制数转换为二进制数再进行减法运算。比较运算结果：

(a)27-10；(b)192-3。解：第39页/共85页例2.4完成下列十进制减法，并将十进制数转换为二进制数再进

例2.5

完成下列十进制乘法，并将十进制数转换为二进制数再进行乘法运算。比较答案：(a)5×3;(b)23×9(3)乘法：在二进制乘法运算中，除了乘数仅为“1”和“0”外，二进制乘法与十进制乘法运算规则相似。解：第40页/共85页(3)乘法：在二进制乘法运算中，除了乘数仅为“1”和“

(4)除法:二进制除法与十进制除法的过程一样。例2.6

完成下列十进制除法，将十进制数转换为二进制数再进行除法运算。并比较结果：(a)9÷3;(b)135÷15解：第41页/共85页(4)除法:二进制除法与十进制除法的过程一样。解：第

2.算术运算电路

加法器：能实现二进制加法运算的逻辑电路称为加法器。

(1)半加器:能对两个1位二进制数相加而求得和及进位的逻辑电路称为半加器。设两个加数分别用Ai、Bi表示，本位和数用Si表示，向高位的进位用Ci表示。半加器的逻辑表达式为：半加器的真值表第42页/共85页

半加器的逻辑图及接线图：第43页/共85页半加器的逻辑图及接线图：第43页/共85页(2)全加器能对两个1位二进制数相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。设两个加数分别用Ai、Bi表示，低位来的进位用Ci-1表示，本位和数用Si表示，向高位的进位用Ci表示，全加器的真值表，如表所示。全加器的真值表第44页/共85页(2)全加器能对两个1位二进制数相加并考虑低位来的进位

实现全加器的逻辑图方法一

逻辑表达式为：第45页/共85页实现全加器的逻辑图方法一

逻辑表达式为：第46页/共85页第46页/共85页

实现全加器的逻辑图方法二

逻辑表达式为第47页/共85页实现全加器的逻辑图方法二

逻辑表达

TTL与非门输出电压uO与输入电压ui的关系称为电压传输特性。如图所示为74LS系列与非门的电压传输特性曲线。分为三个区域：截止区、转折区和饱和区。2.1.5

集成逻辑门电路一、电压传输特性第48页/共85页TTL与非门输出电压uO与输入电压ui的关系称为电压第49页/共85页第49页/共85页1.电压传输特性参数测试

测量电路如图所示。将测量数据填入自己建立的表格中，并画出曲线。第50页/共85页1.电压传输特性参数测试

测量电路如图所示。将测量数据填入2.输入关门电平UOFF及输出高电平UOH测量

当输出电压为额定输出高电平UOH的90%时，相应的输入电平，称为输入关门电平UOFF。当输入端之中任何一个接低电平时的输出电平，为输出高电平UOH。

第51页/共85页2.输入关门电平UOFF及输出高电平UOH测量第513.输入开门电压UON及输出低电平UOL

使与非门处于导通状态的最低输入高电平称为开门电平UON。当输入端全部为高电平时的输出端电平，称为输出低电平UOL。

第52页/共85页3.输入开门电压UON及输出低电平UOL第52页/共85页

输入电压ui随输入端对地外接电阻Ri变化的曲线，称为输入负载特性。二、输入负载特性第53页/共85页输入电压ui随输入端对地外接电阻Ri变化的曲线，称为

TTL与非门输出端外接的负载通常为同类门电路。这类负载主要有两种形式：一类是灌电流负载，这时，外接负载的电流从输出端流入与非门；另一类是拉电流负载，这时，负载电流从与非门的输出端流向外接负载。下面分两种情况讨论。三、输出负载特性第54页/共85页TTL与非门输出端外接的负载通常为同类门电路。这类负1.带灌电流负载特性

与非门输出uO为低电平UOL时，带灌电流负载。

当输入都为高电平时，与非门的输出uO为低电平UOL，这时，各个外接负载门的输入低电平电流IiL，由VCC经负载灌入输出端，形成了输出低电平电流IOL。当外接负载门的个数增加时，流入输出端的电流随之增大，输出低电平UOL稍有上升，只要不超过输出低电平允许的上限值UOLmax，与非门的正常逻辑功能就不会被破坏。74LS系列门电路灌电流负载输出特性如图所示。设与非门输出低电平时，允许最大灌电流为IOLmax，每个负载门输入低电平电流为IiL时，则输出第55页/共85页1.带灌电流负载特性第55页/共85页端外接灌电流负载门的个数NOL为：第56页/共85页端外接灌电流负载门的个数NOL为：第56页/共85页2.

带拉电流负载特性

与非门输出uO为高电平UOH时，带拉电流负载。

当输入有低电平时，输出uO为高电平UOH。这时，与非门输出高电平电流IOH

从输出端流向各个外接负载门。当外接负载门的个数增多时，被拉出的电流增大，与非门的高电平随之下降，只要不超出允许的高电平下限值UOHmin，与非门的正常逻辑功能就不会被破坏。74LS系列门电路拉电流负载输出特性如图2.22(b)所示。设与非门输出高电平允许的最大电流为IOHmax，每个负载门输入高电平电流为IiH，第57页/共85页2.带拉电流负载特性第57页/共85页则输出端外接拉电流负载门的个数NOH为:第58页/共85页则输出端外接拉电流负载门的个数NOH为:第58页/共85页3.

扇出系数N的测试扇出系数N：当电路所接负载为同型号的组件时所能带动的最多个数。测量电路见图。逐渐调节RW，使IL增大至UOL=0.3V时，读出IL值，N=IL/IIS=

。第59页/共85页3.扇出系数N的测试第59页/共85页在TTL与非门中，由于与非门的开关时间及电路分布电容的存在，使与非门在信号传输过程中总有一定的延迟时间，如图所示。四、传输延迟时间

第60页/共85页在TTL与非门中，由于与非门的开关时间及电路分布电容

输出电压uO的波形滞后于输入电压ui波形的时间称作传输延迟时间。从输入电压ui波形上升沿0.5Uim到输出电压uO下降沿0.5UOm之间的时间，称作导通延迟时间，用tpHL表示。从输入电压ui下降沿0.5Uim处到输出电压uO上升沿0.5UOm之间的时间，称作截止延迟时间，用tpLH表示。平均延迟时间tpd为tpHL和tpLH的平均值。

典型TTL与非门的tpd≈10ns，产品规定tpd≤50ns。第61页/共85页输出电压uO的波形滞后于输入电压ui波形的时间称作传

CD4001平均传输时间tpd的测量：第62页/共85页CD4001平均传输时间tpd的测量：第62页/共8

按图所示电路接线。图中VDD=+5V，CP接连续脉冲。用双踪示波器观察并记录UO-Ui波形，测出CD4001芯片的tpd值。

若将图的CD4001芯片改为CD4011芯片，测出CD4011芯片的tpd。并和TTL门电路的tpd比较，从中你得到什么结论？第63页/共85页按图所示电路接线。图中VDD=+5V，CP接连续脉

数字电路的另外一项需要考虑的工作特性是功率损耗。IC的功率损耗等于芯片电源端(Vcc到地)提供的总功率。电源Vcc端输入的电流称为供电电流Icc。供电电流给定的两个值为：ICCH和ICCL，用于表示输出高电平和低电平时的供电电流，由于输出总在高电平和低电平之间切换，假设占空比为50%(高电平和低电平各占一半)，可以使用Icc的平均值来确定功率损耗：PD=Vcc·Icc(平均值)。74LS系列的典型值2mW。五、功率损耗第64页/共85页数字电路的另外一项需要考虑的工作特性是功率损耗。IC

三态输出缓冲器74LS126的逻辑符号图，功能测试及接线图。六、TTL、TSL门的功能测试第65页/共85页三态输出缓冲器74LS126的逻辑符号图，功能测试及第66页/共85页第66页/共85页

图中C端为缓冲器的控制端。

令C=1，A分别取0V，3.6V，用直流电压表测出相应的F值。

再令C=0，A分别取0V，3.6V，测出F端相应的值。将测试的结果填入表中。表2.774LS126功能测试第67页/共85页图中C端为缓冲器的控制端。表2.774LS126

为了提高电路工作的可靠性，除了要求电路本身具有一定的噪声容限外，还要采取必要的抑制干扰的措施。如电源要加滤波电路，退耦电路；布线合理，注意设备具有良好的地线；防止传输线的串扰，注意传输线的阻抗匹配，传输线加屏蔽等。通常在印刷电路板的电源输入端接入10~100μF的电容进行滤波，在印刷电路板上，每隔6~8个门加接一个0.01-0.1μF的电容对高频进行滤波。2.2

数字集成电路使用注意事项一、电源电压及电源抗干扰第68页/共85页为了提高电路工作的可靠性，除了要求电路本身具有一定的噪

具有推拉输出结构的TTL门电路的输出端不允许直接并联使用。输出端不允许直接接电源VCC或直接接地。使用时，输出电流应小于产品手册上规定的最大值。三态输出门的输出端可并联使用，但在同一时刻只能有一个门工作，其它门输出处于高阻状态。集电极开路门输出端可并联使用，但公共输出端和VCC之间应接负载电阻RL。输出端所接负载，不能超过规定的扇出系数。CMOS电路输出端不允许直接与电源VDD或与地(VSS)相连。二、输出端的连接第69页/共85页具有推拉输出结构的TTL门电路的输出端不允许直接并联

TTL集成门电路使用时，对于闲置输入端(不用的输入端)一般不得悬空，主要是防止干扰信号从悬空输入端引入电路，使电路工作不可靠。对于闲置输入端的处理以不改变电路逻辑状态及工作稳定为原则。

三、闲置输入端的处理第70页/共85页TTL集成门电路使用时，对于闲置输入端(不用的输入端并联使用剪断或悬空直接接地注：

CMOS电路的闲置输入端绝对不允许悬空第71页/共85页并联使用剪断或悬空直接接地注：CMOS电路的闲置输入端绝(1)连接要尽量短，最好用绞股线。(2)整体接地要好，地线要粗、短。(3)焊接前要先将各管脚引线合理成形，焊接时电路的各管脚引线要对准印制电路板上相应的位置。焊接以使用25W以下的电烙铁为宜，焊接时间不可过长，不得使用酸性助焊剂。四、电路安装接线和焊

接应注意的问题第72页/共85页(1)连接要尽量短，最好用绞股线。四、电路安装接线和焊

对74系列的TTL电路，输入的高电平不小于2.4V，低电平不大于0.8V。当输出高电平时，输出端不能碰地，否则会因电流过大而烧坏；输出低电平时，输出端不能碰电源VCC，否则，同样也会将TTL门电路烧坏。

不同系列集成门电路在同一系列中使用时，由于它们使用的电源电压、输入/输出电平的高低不同，因此需加电平转换电路。五、调试中应注意的问题第73页/共85页对74系列的TTL电路，输入的高电平不小于2.4V，1.若它们的电源电压相同(VDD=VCC=5V)，则电源可直接连接，但由于TTL电路输出高电平为3.4V，而CMOS电路要求输入高电平为3.5V，因此可在TTL电2.3

集成门电路的实践应用2.3.1

接口电路一、当TTL门电路的输出端与CMOS门电路的输入端连接时

第74页/共85页1.若它们的电源电压相同(VDD=VCC=5V)，则电源可直路的输出端与电源之间接一个电阻RL以提高TTL电路的输出电平，如图(a)所示。第75页/共85页路的输出端与电源之间接一个电阻RL以提高TTL电路的输出电平2.若CMOS电路的电源VDD高于TTL电路的电源VCC，要选用具有电平偏移功能的CMOS电路，如CC4049。其输入端兼容TTL电路电平，而其输出端为CMOS电路电