半导体集成电路

第四章半导体集成电路

硅平面工艺 制造工艺在同一硅片衬底的表平面上进行的工艺。

纯度要求：杂质原子浓度少于，即浓度达以上。单晶的直拉法（CZ法）制备熔化多晶硅掺杂成n或p型Si（多晶）以高质量籽晶作为母晶吸附多晶熔液

缓慢旋转提升籽晶形成等径单晶Si棒

切薄片化学腐蚀抛光衬底单晶硅片4.1.1衬底单晶材料的制备

一、氧化工艺 在单晶体硅衬底表面生长一层均匀致密的SiO2膜技术（1）干氧氧化原理

装置（见右图）过程4.1.2硅平面工艺方法

开始阶段：称薄氧区O2

直接与Si表面接触，SiO2

生长速率受到Si/SiO2

界面处的反应速率限制。氧化物厚度与氧化时间满足线性关系：式中为系统装置的初始化参数，A、B为与氧化温度有关的系数后续阶段：称厚氧区由于薄氧层存在，氧须扩散通过SiO2层才能到达Si界面产生氧化，SiO2

膜不断变厚，其成长速率受到O2

在已生成的氧化层中的扩散情况所限制。并满足关系：①②

特点干氧氧化生长的SiO2

膜质量好，缺陷密度低，致密度高；但氧化的成长速率较慢。（2）湿氧氧化

去离子水[说明]去离子水制备阳阴离子交换树脂吸附水溶液中各种离子纯去离子水（）原理：用高纯O2

通入去离子水中鼓泡，然后由含氧水 汽入炉反应生成SiO2

膜。

装置（见右图）。过程（与干氧氧化相似）特点由于H2O分子通过SiO2

层的扩散速率比O2

分子更快，故湿氧氧化速率较大，可用于生长厚SiO2

膜；但膜中缺陷密度较高，质量较差。目的在SiO2

膜或Al膜上刻蚀出图形，为扩散和金属膜布线开出所需窗口。二、光刻技术

掩膜版制备在光刻之前需制备光刻板，称为掩膜版制备。过程如下：原图绘制原图刻制（在红膜上描刻出各次分图，并剥去透明区内红膜成为供光刻用原图）初缩（制成初缩版）精缩（分步重复缩小）掩膜版（精缩光刻版）

光刻胶（1）负性光致抗蚀剂：没曝光部分对显影液可溶解， 曝光则不能。（2）正性光致抗蚀剂：与负性相反。

光刻过程

[说明]（1）腐蚀剂构成： （2）等离子去胶方法： 强电场下O2电离产生活性氧（氧激发态）， 使光刻胶氧化而成可挥发的CO2、H2O及其它 气体并抽走。

的溶液

三、扩散工艺（1）两步扩散工艺过程：①恒定表面源扩散（预溶积）

Si片表面直接与杂质源相通，并使Si表面上的杂质原 子浓度恒定，其扩散深度极浅，如同淀积在Si表面。②有限表面源扩散（主扩散） 把预淀积后的Si片放入扩散炉加热，使原来的杂质原 子向Si片内部扩散，达到所要求的表面浓度和结深。方法以扩散区的液态源硼扩散为例说明：

①预淀积原理[说明]

：硼酸三甲酯 无色透明液体，室温下易挥发，易溶于水，并生成硼酸沉淀。[产物]

硼硅玻璃（SiO2+B+C） 去除硼硅玻璃，留下Si表面高浓度B层，完成了预淀积。去除方法：

主扩散炉温为，含O2

进行，可同时生成窗口上的SiO2

层，作为下一次扩散的掩蔽膜，达到预定浓度及结深。

过程杂质原子杂质离子质谱仪

注入Si中高能离子特点 可精确控制杂质数量和掺杂深度； 保证杂质高纯度；注入过程可在 较低温度下进行。（2）离子注入工艺②（杂质剂量和能量可控）（电离）

四、外延工艺外延工艺 在单晶片沿原来的结晶轴方向，再生长一层厚度和电阻率 都符合要求的新单晶，或在一块衬底上成长一层多晶层， 这么工艺称为外延工艺。

重掺杂半导体（）轻掺杂半导体（）扩散工艺外延工艺杂质浓度补偿：[注意]

无法应用扩散工艺原因： 杂质补偿浓度精确控制无法实现；并且导致迁移率下降。

装置（见右图）原理淀积的Si可在Si片表面迁移，再它们到达合适的能量 位置时，可排列起来形成与原Si衬底晶格连续过度的 淀积层。[注意]

单晶外延层与多晶外延层（1）单晶外延层（2）多晶外延层五、电极制备、互连及封装掺杂区 电极引出/电通路互连：

合金化过程（）光刻Al膜蒸Al技术[注意]

合金化过程是为了使Al/Si界面形成良好欧姆接触。

后工序过程 切片固定引线键合封装IC块4.2集成电路中的双极型器件4.2.1集成电阻器一、扩散电阻如右图所示，与衬底n-Si导电类型 相反的p-Si,通过施加偏压，可形成反偏势垒，使电流限制于 之间流动。这块由杂质扩 散形成的p-Si便构成扩散电阻。[注意]

集成电路中的电阻采用扩散电阻，是集成电路工艺 的第1个特点。二、扩散电阻中的电导 取右图厚度为的平行薄层，其微分电导为：整块扩散电阻的电导为：

（4-1）式中为扩散电阻深度。由于杂质分布浓度形成梯度，可假定以平均迁移率代替，则上式为：式中便是扩散层单位面积中掺入的杂质总量，而具有电导单位。令，则扩散电阻为：因此，扩散电阻R由两部分决定：长宽比取决于掩膜尺寸，取决于扩散工艺。三、方块电阻 若L=W，便形成了一块“方块”，称这时的电阻值为方块电阻，记为，单位规定为，故：

（4-2）（4-3）所以越大，越小；表示电阻图形中方块的数目。

[注意]式（4-2）表明：电阻数值等于图形中所包含的方块 数目乘以方块电阻。[例]

右图中,[分析]（1）对两个相邻扩散电阻，有

这里考虑到，因此，比值可精确控制。故集成电路中常设计使它的关键性能依赖两个电阻之比，而不依赖任何一个特定的电阻值。，（2）一般把阻值较大的集成电阻器设计成 右图的蛇形图形，便可达到减少总面 积目的。拐角处电流流动不均匀，一 般认为拐角处方块电阻为直线上阻值的65%。（3）若扩散电阻宽度W很小，也即，需考虑到横向 扩散影响，并以实际有效宽度W’代替窗口宽度W。

利用扩散电阻上的表面氧化层进行交叉布线 集成电路中各元件通过内部布线进行互连， 布线通路可从扩散电阻上面的氧化层通 过，以达到不增加管芯面积目的，这是 最常见的交叉布线方法。利用磷桥（或硼桥）方法 右图通路2与原有通路1交叉，这时可在通路1的

SiO2

层下面形成重掺杂的“磷桥”（类似扩散电阻），以连接通路2，其极小，影响可忽略。[注意]

集成电路需要内部布线，这是集成电路工艺特点之二。四、扩散电阻在集成电路内部交叉布线中的应用4.2.2集成晶体管一、集成电路的工艺特点

1.集成电路中各元件需要隔离 半导体衬底上制作的集成电路，各元件在电特性上需要相互绝缘，这种绝缘及其形成方法称为隔离技术。[注意]

集成电路中各元件需要隔离，这是集成电路工艺特点之三。（1）pn结隔离 采用pn结反偏时电阻极高，可实现元件间的隔离。其中，常用的有外延隔离法，参见下图：将隔离槽及p-Si衬底电位接到比n-Si隔离岛更低的电位，则相应pn结处于反偏状态，便可在隔离岛上制作集成电路元器件。

（2）等平面隔离 以SiO2

膜代替pn结隔离槽可减少芯片面积和侧壁寄生电容，这种隔离工艺称等平面隔离。常用的等平面II型工艺过程如下：[说明]SiH4

膜制备方法：（3）介质隔离 以介质完全实现隔离岛功能的方法称为介质隔离。其工艺过程如下：2.集成电路中需要增添埋层工艺 集成电路中需要增添埋层工艺， 这是集成电路工艺特点之四。下面以右图的集成二极管为例说明。掩埋层（埋层） 外延前必需在衬底上先扩散重掺杂的杂质，此重掺杂层 称为埋层。原理①扩散区侧向表面势垒较大，电阻较大②扩散区纵向电流承受面积较大。集成电路器件中电流纵向流动①外延层存在较大串联电阻②二极管pn结与衬底pn结穿通埋层减少衬底结宽度①衬底结易击穿②衬底结电容增大（选择好浓度）[说明]①②寄生结电容3.集成电路中存在寄生效应 集成电路中存在寄生效应，一般是寄生结电容（包括隔离结电容等），这是集成电路工艺的特点之五，影响了集成器件 的高频性能。二、集成晶体管常规工艺流程（以晶体管为例）以硅平面工艺方法，注意到集成电路工艺特点，经6次光刻，4次扩散，4次氧化，蒸Al，外延等工序可以制成集成晶 体管，同时也可分别制成二极管、电阻、电容等元件，并实现 电路之间的互连。 注意下图中的P型基区制备得相当薄，且集电结面积制作得比发射结大很多，以利于晶体管的放大作用。

三、集成晶体管的附加效应

1.寄生效益

纵向寄生效应

正向有效T2

截止良好隔离饱和及反向有效T1管T2

正向有效及饱和漏电流增大降低T2管放大系数增添埋层：增大pnp基区宽度及浓度埋层中掺金：降低基区增大n型外延层厚度：增大寄生管基区[注意]其中：，最终可达到①②③

横向寄生效应以隔离槽作为集电极的横向寄生管，在T1处于饱和 及反向使用时影响较大，但可通过工艺尺寸提高寄生管基 区宽度给予改善。2.横向注入效应

T1管EB极之间的横向注入效应，会造成注入效率的降低。 抑制横向注入效应

E区的非均匀掺杂横向势垒高度增大

E区底面积远大于侧面积横向结电阻增大①②

纵向结构与其它pnp管之间没有隔离，通常只能用作C极接最负电位的射极跟随器。埋层分析（埋层）： 形成少子（空穴）渡越基区的加速场； 提供集电极的低阻通路，减少串联电阻。 横向结构（参见右图）

①②四、集成pnp晶体管

1.衬底pnp晶体管2.横向pnp晶体管提高措施

①

E区、C区采用均匀掺杂扩散；

②

E区、C区尽可能靠近，C区 环绕E区；③E区侧面积远大于基底面积；④采用埋层；寄生效应T0管正向有效T1正向有效T2截止（反向有效结果与上相反）饱和T1正向有效T2正向有效增添埋层改善措施（抑制）五、集成电路晶体管的图形结构（）

单基极条形 基区、集电区电阻大，注入及收集效率低。 改善措施 ①减少基区和集电区电阻②提高集电极收集效率以及发射极注入效率改进结构

单基极条形

双基极条形

马蹄形减少基区电阻集电极提高收集效率梳形发射极马蹄形提高发射极注入效率4.2.3集成二极管集成二极管的制造技术与晶体管兼容，可以单独制作 （见下图）首先制作npn结构晶体管，然后可以五种形式连接成 二极管使用： （1）bc短接；（2）eb短接；（3）ec短接 （4）e