数字电子时钟电路设计实训报告

?电子技术综合实训?设计报告设计题目：时钟电路 的设计所属系部：电气与电子工程系专业：学号：姓名：指导老师：完成日期：2021年1月10日目录目的与要求………………3二、设计框图………………3三、方案选择与论证………………41、时钟脉冲电路2、计数译码电路3、校时较分电路四、实训器材………………7五、电路原理图………………8六、设计说明………………91、时钟脉冲电路2、计数译码电路3、校时较分电路4、数码显示电路七、焊接与安装………………10八、调试与故障分析……………11九、实训总结……………12十、附录：元件功能说明……………13一、目的与要求：1．实现时、分、秒计时，要求与实时时钟同步；2．从00：00：00到23：59：59显示时间；3．扩展局部：手动校时，分别进行“时〞、“分〞的校正。二、设计框图显示计小时数显示计小时数计分数计秒数时、分、秒计数及显示电路时基脉冲产生电路校时电路校正控制电路译码显示译码显示译码校分电路振荡电路三、方案选择与论证1、时钟脉冲产生电路设计：方案一：由晶体振荡器和1快CD4060和CD4027构成。 CD4060是带振荡驱动的14级二进制分频电路，P10、P11外接晶振。P12复位脚接地不用。P8、P16是电源脚。P3是Q14，即14次分频输出，16384分之一。对振荡频率32768来说，这里输出频率2Hz。

CD4027是双JK触发器。P3是时钟输入端。P5、P6为J、K端，接Vdd。P4、P7为复位、置位端，未用接地。P8、P16是电源脚。P1为Q输出，将P3的输入二分频，得到1Hz的信号输出。电路原理图如下：方案二：555定时器构成其中：R1=22K R2=62K电容C1=10uF脉冲周期方案比拟与选择：方案一采用晶体震荡器经过分频电路产生1hz脉冲，信号精确稳定，但是相对来说芯片多电路复杂，方案二采用555定时器简单易于实现，脉冲对于本实验能够满足要求，所以选择方案二作为时钟脉冲发生电路计数、译码局部设计：方案一：用74ls90芯片、74ls08芯片以及74ls247芯片组成计数译码局部说明：时针、分针、秒针局部都是相同的电路，因此时针、分针局部在此省略，以秒针局部代替说明。方案二：用74ls390芯片、74ls08芯片以及CD4511芯片组成计数译码局部方案比拟与选择：在这两种方案中显示局部芯片74ls247和CD4511都是BCD码七段译码器，不同的是前者驱动共阳极数码管，而后者驱动共阴极数码管，只影响数码管选择，而74ls30和74ls390相比拟而言功能相似，但是74ls390是双四位十进制，在此电路中两个译码器可以只需一个74ls390芯片，节约电路焊接空间，使焊接更方便，使用芯片数量少，由此考虑选用方案二。校时较分局部设计校准电路是用秒信号去代替分计数信号和是时计数信号，使分或时计数快速进行，因此校准电路实际上是一个数字信号的转换开关：因此设计如下两种方案:方案一是一种简单的手动开关电路，正常工作时S指向A，需要校准时按下S，使S指向B，用秒信号作为分或时的计数信号，这种电路时分简单，但是开关的通断产生随机的机械抖动信号，使校准不易控制，轻轻按动开关可消除或减少这种机械抖动。方案二是由三个与非门和根本RS触发器组成的，根本RS触发器可完全消除开关的机械抖动，是最正确的一种校准电路，当然电路要比拟复杂方案比拟与选择：这两种方案相比拟而言方案一简单但是误差较大，方案二稍微复杂一点但是可以实现很好的校时功能，可以利用74ls00芯片和74ls51来实现。所以选择方案二四、实训器材1．定时器 NE555 1块2．双四位十进制计数器 74LS390 3块3．2-3/2-2输入端双与或非门 74LS51 1块4．与非门2输入端四与非门 74LS00 1块2输入端四与门 74LS08 1块5．BCD-7段译码器 CD4511 6块6．七段LED数码管〔共阴〕 LED 6块7．电阻假设干10k 4只22k

1只

62k

1只8．电容假设干

极性电容 10uF 1只

普通电容 0.01uF

1只9．拔动开关 2块10．稳压电源 5V五、电路原理图六、设计说明1、时钟脉冲电路如图：其中R1=22K R2=62K电容C1=10uF脉冲周期2、计数译码电路：：如上图所示，74ls390连接成十进制计数器时Q0端和CKB相连，右边局部是秒钟的个位计数显示，CKA端接收脉冲信号计数，当个位满十向十位进一，故将左边局部计数输入端与右边Q3相连。当十位满六，即十位局部输出端Q0、Q1、Q2、Q3分别为0101时，Q1、Q2输出为高电平，通过与门电路，与门输出端也为高电平，将高电平信号输入到清零端MR，上述整个过程实现六十进制计数。同理，分针局部与时针局部进位原理根本相同，不同的是时针局部为二十四进制，与门输入端连接个位和十位计数器的Q1、Q2，输出端连接清零端使之清零，实现二十四进制计数。校时电路：当拨动开关S拨向A时，U1的输入端1为低电平，输出端也为高电平，即u3的输入端为高电平，同时U2的输入点都为高电平，u3的输入端4为低电平，所以U3的输出端6的信号通过秒钟进位信号CO控制，与输入端5的秒信号无关，实现正常计时进位功能。当开关S拨向B时，U1的输入端2为高电平，与门U1的输出端为低电平，与门U2的输入端2为低电平，输出端3为高电平，所以U3的输出端6的信号通过脉冲发生电路的秒信号控制，与秒钟局部进位信号CO无关，实现自动校时功能。当校时完成后将开关拨向A，实现正常计时。时校时局部原理与分局部原理相同，故不重复说明4、数码显示：七段共阴极数码管与译码器相连接，中间加上限流电阻起保护作用。七、焊接与安装1、焊接前注意分析合理布线，尽量少跨线焊接，焊接不能用焊锡代替导线，容易造成虚焊2、焊接时导线的裸线局部不要露在板的上面，以防短路。导线要插入金属孔中央。3、按照原理图接线时首先确保可靠的电源和接地。4、安装过程中注意芯片引脚正确，插入芯片必须慢慢小心，以免弄断引脚，拔出芯片时必须使用镊子轻轻拔八、调试与故障分析1、脉冲时钟电路调试：焊接好555芯片局部，8号引脚和1号引脚分别接5V电源和接地，3号引脚接示波器，调整示波器，得到矩形波那么时钟局部正确，反之那么有误，检查电路，直到得到正确波形。2、时间显示局部调试：焊接完成后接5V电源。秒钟实现从00—59的循环跳动，每循环一次分针局部进位，实现00—59的循环，分针局部循环一次那么时针局部进位，实现从00—24的循环跳动。故障及分析：脉冲时钟输出波形混乱，经检查发现极性电容极性接反，经改正之后波形正常输出。时钟显示局部出现数码管局部无法显示、计数进位不正常等问题，经检查发现是局部电路出现焊接短路和接触不良等情况。用万用表检查检测经过改正之后电路正常工作九、实训总结通过本次对数字时钟的设计，让我们更进一步的了解了电路设计的根本步骤和数字时钟的工作原理以及性能指标。也了解到了关于数字时钟原理与设计理念，同时让我们认识到此次设计电路中所存在的问题，要通过不断地努力去解决这些问题。在解决设计问题的时候自己实际动手，对设计电路有更深刻的体会。在连接六进制，十进制，六十进制的进位及二十四进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了，在连接线路时就要求非常认真，要清楚了解各个连接点之间的关系吗，这样才能在实际焊接过程中得心应手，取得事半功倍的效果。在设计电路的连接图中出错的主要原因是跳线漏焊以及器件焊反引起的，有时要找很长时间，才能解决。我们在计算机前找资料，又在实验室验证，最后到交作品，辩论，这个过程艰苦而快乐。经过一周的艰苦奋斗，终于完成了数字时钟的