《数字逻辑》期末考试A卷参考答案_第1页
《数字逻辑》期末考试A卷参考答案_第2页
《数字逻辑》期末考试A卷参考答案_第3页
《数字逻辑》期末考试A卷参考答案_第4页
《数字逻辑》期末考试A卷参考答案_第5页
已阅读5页，还剩7页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

A卷参考四、填空题（每空1分，共20分）__1__发器串接起来，可表示__3__位二进制数。__4__个触发器。3、寄存器中，与触发器相配合的控制电路通常由门电路（选择提示：门电路、触发器、晶体二极管）构成。4、一个五位的二进制加法计数器，由00000状态开始问经过75个输入脉冲后，此计数器的状态为__01011_。5、四位移位寄存器可以寄存四位数码，若将这些数码全部从串行输出端输出，需经过__3__个时钟周期。6、_RS_触发器存在输入约束条件，_主从JK_触发器会出现一次翻转现象。7、负跳沿触发翻转的主从JK触发器的输入信号应该在CP为低电平CP为高电平时输入信号要求稳定不变。8、正跳沿触发翻转的D触发器的输入信号在CP上升沿前一瞬间加入。9、由与非门组成的基本RS触发器当输入R=0,S=0时，同向输出端Q＝__1__，反向输出端＝__1__，当、S同时由0变1_时，输出10T触发器是由_JK_触发器的数据输入端短接而成。、触发器的脉冲工作特性是指对_时钟脉冲_和输入信号的时间关系的要求。五、用CMOS电路实现下面的逻辑函数，画出其内部电路图(用场效应管作为基本单元)10分，每小题5分）1、L=2、L=AB的表决电路，当多数人赞成时，投票通过。投赞成票约定为，投票通过约定为，只限用与非门电路，要求写出设计过程（10分）解：1、依题意可得下面的真值表，L=1代表投票通过；A00001B00110C01010L000101110111011112、由上面的真值表可得逻辑表达式为：L=AB+BC+CA+ABC=AB+BC+CA3、将其划简为与非表达式为：L=ABBCCA4、依上式画出逻辑电路图如下：设每个门的时延均为t竞争冒险。八、解：(1)按题意要求的状态转换表整理后可得出各驱动信号的真值表如下QQQJKJKJnn323233221QQKn11100000X0X1X00010X1XX001111XX00X01010XX0X11000X10X0X1010X00XX11111X0X01X1110X0X1X0(2)根据上表画出、、、、、的卡诺图0111001000100111JKJKJK332211如

人人文库> 全部分类> 图纸下载 > 毕业设计

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论