数字逻辑电路与系统设计分习题及解答：第5章习题及解答

习题5.1请根据图P5.1所示的状态表画出相应的状态图，其中X为外部输入信号，Z为外部输出信号，A、B、C、D是时序电路的四种状态。图P5.1图P5.2题5.1解：图题解5.15.3在图5.4所示RS锁存器中，已知S和R端的波形如图P5.3所示，试画出Q和对应的输出波形。图P5.3题5.3解：图题解5.35.5在图5.10所示的门控D锁存器中，已知C和D端的波形如图P5.5所示，试画出Q和对应的输出波形。图P5.5题5.5解：图题解5.55.7已知主从RS触发器的逻辑符号和CLK、S、R端的波形如图P5.7所示，试画出Q端对应的波形（设触发器的初始状态为0）。图P5.7题5.7解：图题解5.75.9图P5.9为由两个门控RS锁存器构成的某种主从结构触发器，试分析该触发器逻辑功能，要求：（1）列出特性表；（2）写出特性方程；（3）画出状态转换图；（4）画出状态转换图。图题解5.9题5.9解：（1）特性表为：CLKXYQnQn+1×

××0000010110101111×01010101Qn010SHAPE0111SHAPE0（2）特性方程为：（3）状态转换图为：图题解5.9（3）（4）该电路是一个下降边沿有效的主从JK触发器。5.11在图P5.11（a）中，FF1和FF2均为负边沿型触发器，试根据P5.11（b）所示CLK和X信号波形，画出Q1、Q2的波形（设FF1、FF2的初始状态均为0）。图P5.11题5.11解：图题解5.115.13试画出图P5.13所示电路在连续三个CLK信号作用下Q1及Q2端的输出波形（设各触发器的初始状态均为0）。图P5.13题5.13解：图题解5.135.15试用边沿D触发器构成边沿T触发器。题5.15解：D触发器的特性方程为：T触发器的特性方程为：所以，5.17请分析图P5.17所示的电路，要求：（1）写出各触发器的驱动方程和输出方程；（2）写出各触发器的状态方程；（3）列出状态表；（4）画出状态转换图。图P5.17题5.17解：（1）驱动方程为：；；输出方程为：（2）各触发器的状态方程分别为：；（3）状态表为：XQ1nQ0nQ1n+1Q0n+1Z000000001000010000011000100010101100110101111101（4）状态转换图为：图题解5.17（4）5.19请分析图P5.19所示的电路，要求：（1）写出各触发器的驱动方程；（2）写出各触发器的状态方程；（3）列出状态表；（4）画出状态转换图(要求画成Q3Q2Q1→)。图P5.19题5.19解：（1）驱动方程为：；；；（2）各触发器的状态方程分别为：；；；（3）状态表为：Q3nQ2nQ1nQ3n+1Q2n+1Q1n+1000001001010010011011100100101101000110111111000（4）状态转换图为：图题解5.19（4）5.21下图是某时序电路的状态图，该电路是由两个D触发器FF1和FF0组成的，试求出这两个触发器的输入信号D1和D0的表达式。图中A为输入变量。图P5.21题5.21解：图题解5.21所以，这两个触发器的输入信号D1和D0的表达式分别为：5.23试用JK触发器和少量门设计一个模6可逆同步计数器。计数器受X输入信号控制，当X=0时，计数器做加法计数；当X=1时，计数器做减法计数。题5.23解：由题意可得如下的状态图和状态表：分离、、的卡诺图，