实验二+组合逻辑电路设计1

实验五组合逻辑电路设计（此项实验为设计性实验）设计性综合实验要求：根据设计任务要求，从单元电路的设计开始选择设计方案。根据设计要求和已知条件，计算出元件参数，并选择合适的元件，最后画出总电路图。通过安装调试，实现设计中要求的全部功能。写出完整的设计性综合实验报告，包括调试中出现异常现象的分析和讨论。一、 实验目的掌握组合逻辑电路的设计方法。能够熟练的、合理的选用集成电路器件。提高电路布局、布线及检查和排除故障的能力。培养书写设计性综合实验报告的能力。二、 设计任务与要求设计一个一位半加器和全加器。设计一个对两个两位无符号的二进制数M、N比较大小的电路（只要求设计出M>N的电路）。对所设计电路进行连接、验证，并写出结果。三、 实验原理及参考电路组合逻辑电路是最常见的逻辑电路，其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。组合逻辑电路设计的一般步骤如图5-1所示。图5-1组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表，然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式，并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后用实验来验证设计的正确性。

1•组合逻辑电路的设计过程用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为T”。设计步骤：根据题意列出真值表如表5-1所示，再填入卡诺图表5-2中。由卡诺图得出逻辑表达式，并简化成“与非”的形式Y=ABC+BCD+ACD+ABD=((ABC)(BCD)'(ACD)'(ABC)'))根据逻辑表达式画出用“与非门”构成的逻辑电路如图5-2所示。\DABC、、0001\DABC、、000111100001111111101表5—2A图5—2表决电路逻辑图表5—1D0000000011111111A0000111100001111B0011001100110011C0101010101010101Y0000000100010111用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好所选集成块。按图5-2接线，输入端A、B、C、D接至逻辑电平输出插孔，输出端Y接逻辑电平显示输入插孔，按真值表(自拟)要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表5-1进行比较，验证所设计的逻辑电路是否符合要求。—位半加器和全加器如果不考虑来自低位的进位，将两个二进制数相加，称为半加。实现半加运算的电路叫做半加器。A、B是两个加数，S是相加的和，CO是向高位的进位。两个多位二进制数相加时，除了最低位以外,每一位都应该考虑来自低位的进位。将两个对应位的加数和来自低位的进位3个数相加，这种运算称为全加，所用的电路称为全加器。即每一位全加器有3个输入端：A、B、CI(低位向本位的进位)，2个输出端：S和CO(向高位的进位)。比较器比较两个多位数的大小时，可分两步进行：①比较高位，大者则大；②高位相等时，比较低位,

大者则大。设两位数分别为M=A1A0，N=B1B0，则Ym>N=3沔+Ya=B1Ya0>b0。A1>B1的判断为一位数值比较，此时，A1=1,B1=0,所以YAB=A1 同理YAB=AoB：，11 1 1 Ai>Bi 11 Ao>Bo 00而YA尹=（A1㊉坷），=A1B1+A；B；，最后得到：Ym>n=A1B,+（A1B1+A；B,）（A：B,），化简后实现电路。三、 实验设备与器件+5V直流电源 2•逻辑电平开关3.逻辑电平显示器 4•直流数字电压表 5•各种型号集成门电路四、 实验内容一位半加器设计电路并连线验证，要求画出逻辑图，并测试其结果。如果不考虑来自低位的进位，将两个二进制数相加，称为半加。实现半加运算的电路叫做半加器。按图2-3所示的半加器电路连线，其中A、B是两个加数，分别接逻辑电平输出插孔，S是相i i i加的和，C是向高位的进位，分别接逻辑电平显示输入插孔，测试半加器逻辑状态，并记入表2-3i中。逻辑表达式为：S=AB+AB=A㊉Bi iiii iiC=ABi ii（a）逻辑图S.ic.iA"（a）逻辑图S.ic.iA"iB二iCOs.i'c.i输入输出A.B.S.Ciiii表5—3半加器逻辑状态图5—3半加器逻辑图及逻辑符号一位全加器设计电路并连线验证，要求画出逻辑图，并测试其结果。两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位。将两个对应位

的加数和来自低位的进位3个数相加，这种运算称为全加，所用的电路称为全加器。即每一位全加

器有3个输入端：A（被加数）、B（加数）、C（低位向本位的进位），2个输出端：S（和）和CTOC\o"1-5"\h\zi i i-1 i i（向高位的进位）。其逻辑表达式为：S=A㊉B㊉C]

C=AB+（A㊉B上i ii i ii-1按图5-4连接电路，将A、B、C接逻辑电平输出插孔，S、C接逻辑电平显示输入插孔，i i i-1 i i测试全加器逻辑状态，并记入表5-4中。

A.B.CA.B.Ci_1S.C.明棉、[弁*表5|4全加器逻辑状态(a)逻辑图A"1Bi'-1S A"1Bi'-11 °CCICO C(b)逻辑符号图5—4全加器逻辑图及逻辑符号比较器按设计电路连线验证，要求画出逻辑图，并测试其结果。TOC\o"1-5"\h\z两位二进制数比较大小可分两步进行：①比较高位，大者则大；②高位相等时，比较低位，大者则大。设两位数分别为M=AB，N=AB，则F=F +F •F 。11 0 0 M〉NA]〉B]A]=B]Ao〉B°A>B的判断为一位数值比较，此时，A=1，B=0，所以F =AB，同理F =AB，1 1 1 1 A]>B] 11 Ao>Bo 00而F =A㊉B=AB+AB，最后得到：A]=B] 1 11111F=AB+(AB+AB)・ABM>N11 1111 00对表达式进行化