版图失配原因及优化方案

1、Power- Power- Analog- Microelectronics集成电路失配缘由及优化方案Mason.yang芯片设计过程中引入一些不匹配因素导致产品性能参数偏离最初的设计指标,而使设计周期延长，竞争优势减弱甚至失去市场等。:1、 电路设计2、 版图布局布线3、 MASK制作与工艺参数4、 封装应力一、 电路设计（a、如何设计合理Vgs 与Bia？（b)、如何设计MOSW/L？(c、如何设计使电路对不匹配的灵敏度？（、如何二、 图布局布线布局篇版图中器件的摆放位置、方向直接影响在做光罩时是否能对器件均匀的进行氧化、注入、集中、刻蚀等工艺操作，为了削减在工艺流程中引入不匹配因素，通常

2、接受:方向匹配（a 图、共中心质（b 图、交叉匹配(c 图、环境匹配(d 图）方向匹配（a图）共中心质（b 图）交叉匹配（c 图）环境匹配（d图）以上几种是我们常见的布局方式总结有四条规章：全都性:匹配器件位于同一等压线、同一方向、质心全都、等温线对称性：源于阵列各段对称排布，取X 和Y 轴对称分散性：最大可能分散,将器件各段均匀分布紧凑性：匹配器件尽可能排布紧凑.抱负状况为正方形,让整个电路对系统偏差缘由不敏感。版图在合理布局下，进行规范的布线也是格外重要的。布线实例一内折连线能节省面积却会引入金属化诱发失配，在单层铝状况下外折连线会是更好的选择。另外只将电阻两头露出,metal1，meta

3、l2 可以内折连接.（留意Via电阻引起失配）每一条走线都会引入寄生,如何把握好寄生参数匹配打算是否会失调.热电效应在不同材质接触的地方会产生电势差(塞贝克效应）配发生.2。1电流镜的版图匹配设计电流镜版图必需考虑横向集中和氧化层侵蚀（Dw 和Dl）电压匹配时，假设 Id1=Id2，假如是抱负器件，Vgs1=Vgs2。在实际中，失配的 MOS 管栅源电压差Vgs=Vgs1-Vgs2，那么失调电压：Vgs Vt-Vgst1（k）2k2Vt MOS 管阀值电压的差值k 器件跨导差值Vgst1 M0 管有效栅压K2M1 管跨导从公式里可以看出调整匹配器件的W/L 和降低Vgst1 有效栅压可以削减失

4、调电压依据 BSIM 模型 A 图 L1=L1dDl=1 和L2L2dDlW2=W2dDwW1很明显 L1d=L2d；电流匹配时：W2dW1d.2I 就会消灭偏差,L1dL2d 也是会引入失配。Id1 k1（1+2Vt ）Id2k2Vgst1B 图和C 图是校正过的电流镜版图.C B 图能更好的分散应力、电流不均所带来的微小失配，但却引入了寄生的连接电阻。MOS Vgs 栅源电压匹配（差分对输入）和Id 漏极电流匹配（电流镜，优化这两种匹配的偏置条件是不一样的aVgst1 较低时，阀值Vt 的影响增大，为了削减电流失配，合理的提高有效栅压。总结：电压匹配的 MOS 电路工作于较低有效栅压，电流

5、匹配时应合理提高有效栅压。Power- Power- Analog- Microelectronics.如何让电路中需要匹配的器件无一漏网,除了电路工程师常规标注外，版图工程师必需更主动地提问沟通，避开理解错误，而最终导致产品性能上的缺陷,这是令人难过地。下面列举一些实例来说明：图A注：图中需要匹配的器件：R1与R11,C1与C11,R2与R22,包括与该几组匹配器件相连的走线图A的版图：1.需要匹配器件没有合理布局图B:图中M0 与M1、M2之间为电流镜匹配图B版图：M0 M1、M2 的放置位置，不足之处M1、M2与M3、M4合理排布接受了交叉匹配.TPA2015典型amplifier布局面对一个电路如何知道哪些器件该匹配哪些连接需要留意保持全都?与工程师沟通是重要的.通常步骤如下：依据电路结构可以简洁的划分一下功能块,找出功能块之间相互有牵连的器件（如电流镜)，标注块与块之间的连线(如粉色线）块之间的匹配器件（如M3M4,R1R2，输出产生共模电压的电阻电容）与工程师沟通三、 Mask 制作与工艺偏差将版图制作成mask 到fab 生产，工艺流程中也会引入一些失配。版图位移(如N 埋层热退火时表面不连续的传递气相外延过程）刻蚀速率变化（在曝光过程中会发生光学干扰和反射，就会发生刻