计算机结构原理复习

1、一、单项选择题已知X-1/2 成立。x1必须为1, x2x3x4至少有一个为1xi必须为1, x2x3x4任意x1必须为0, x2x3x4至少有一个为1x1必须为0, x2x3x4任意属于应用软件的是（）A.操作系统B.编译系统C.连接程序D.文本处理描述PCI总线中基本概念表述不正确的是（）HOST总线不仅连接主存，还可以连接多个CPU以桥连接实现的PCI总线结构不允许多总线并行工作PCI总线体系中有三种桥，它们都是PCI设备桥的作用可使所有的存取都按CPU的需要出线在总线上 某单片机的系统程序，不允许用户在执行时改变，则可以选用（）作为存储芯片。A.SRAMB.闪速存储器C.cacheD.

2、辅助存储器设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址 为（）A.EA=（X）+DB.EA=（X） + （D）C.EA=（X）+D）D.EA=（X） + （D）在指令的地址字段中，直接指出操作数本身的寻址方式，称为（）A.隐含寻址B.立即寻址C.寄存器寻址D.直接寻址76.I/O控制方式中，主要由程序实现的是（）A.PPU（外围处理机）方式B.中断方式C.DMA方式D.通道方式系统总线中地址线的功能是（）用于选择主存单元地址用于选择进行信息传输的设备用于选择外存地址用于指定主存和I/O设备接口电路的地址冯诺依曼型计算机工作方式的基本特点是（）A.多指令流单数

3、据流B.按地址访问并顺序执行指令C.堆栈操作D.存储器按内部选择地址长度相同但格式不同的2个浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长, 其他规定均相同，则他们可表示的数的范围和精度为（）两者可表示的数的范围和精度相同前者可表示的数的范围大且精度高前者可表示的数的范围大但精度低后者可表示的数的范围大且精度高有关存储器的说法中正确的是（）化双端口存储器具有分离的读端口和写端口，因此CPU可同时对其进行读、写操作存储保护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其 他用户程序，又要防止一个用户访问不是分配给他的主存区，以达到数据安全与保密的要求在虚拟存储器中，外存和

4、主存以相同的方式工作，因此允许程序员用比主存空间大得多 的外存空间编程CPU中通常都设有若干寄存器，这些寄存器与cache统一编址，但访问速度更高与cache的命中率无关的是（）A.主存的存取时间B.块的大小C.Cache的组织方式D.cache的容量某SRAM芯片，存储容量为64KX16位，该芯片的地址线和数据线数目为（）A.64, 16B.16，64C.64，8D.16，16计算机使用总线结构的主要优点是便于实现积木化，同时（）A.减少了信息传输量B.提高了信息传输的速度C.减少了信息传输线的条数D.加重了CPU的工作量在cache的地址映射中，若主存中的任意一块均可映射到cache内的任

5、意一行的位置上， 则这种方法称为（）A.全相联映射B.直接映射C.组相联映射D.混和映射主存贮器和CPU之间增加cache的目的是（）解决CPU和主存之间的速度匹配问题扩大主存贮器容量扩大CPU中通用寄存器的数量既扩大主存贮器容量，又扩大CPU中通用寄存器的数量计算机系统中采用补码运算的目的是为了（）A.与手工运算方式保持一致B.提高运算的精度C.简化运算器的设计D.提高运算的速度若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所使用的编码方法 是（）码。A.原B.补C.反D.移若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（）阶符与数符相同阶符与数符相异数符

6、与尾数小数点后第1位数字相异数符与尾数小数点后第1位数字相同说法中正确的是（）多体交叉存储器主要解决扩充存储器容量的问题cache与主存统一编址，cache的地址空间是主存地址空间的一部分主存都是由易失性的随机存取存储器构成的cache的功能全部由硬件实现某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大的正小 数为（）A.+ （1 - 2-32）B.+ （1 - 2-31）C.2-32D.2-31相联存贮器是按（）进行寻址的存贮器。A.地址方式B.堆栈方式C.内容指定方式D.地址方式与堆栈方式某中断系统中，每抽取一个输入数据就要中断CPU 一次，中断处理程序接收取样的数

7、据， 并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储N个数据， 主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒()次中 断请求。A. N/ (NX+Y)B. N/ (X+Y) NC. min1/X,1/YD. max1/X,1/Y操作控制器的功能是()产生时序信号从主存取出一条指令完成指令操作码译码从主存取出指令，完成操作码译码，并产生相关的操作控制信号，以解释执行该指令流水CPU是由一系列叫做“段”的处理线路所组成，和具有皿个并行部件的CPU相比， 一个m段流水CPU ()具备同等水平的吞吐能力不具备同等水平的吞吐能力吞吐能力大于前者的吞吐能力吞

8、吐能力小于前者的吞吐能力DRAM不同于SRAM之处主要在于()后者需要刷新，前者不需要后者在断电后，其中信息消失，而前者不会前者在断电后，其中信息消失，而后者不会前者需要刷新，而后者不需要二、名词解释随机存储器：存储器中存储单元的内容能被随机存取，并且时间和存储单元的物理位置无 关。P65存储周期：连续启动两次读操作所需间隔的最小时间。P67存储器带宽：单位时间里存储器所存取的信息量，是衡量数据传输速率的重要技术指标。 通常以位/秒或者字节/秒为单位。P67指令系统：一台计算机中所有机器指令的集合，是表征计算机性能的重要因素，而指令 是计算机执行某种操作的命令。P103系列计算机：系列计算机指

9、基本指令系统相同，基本体系结构相同的一系列计算机P103寻址方式：指采用地址指定方式时，形成操作数或指令地址的方式。P111RISC:精简指令系统计算机，指令位数较短，内部还有快速处理指令的电路，使得指令 的译码与数据的处理较快。P121CISC:复杂指令系统计算机，指令复杂，执行工作效率较差，处理数据速度较慢P121数据通路：许多寄存器、以及存储器之间传送信息的通路。P130指令资源相关：指令资源相关指多条指令进入流水线后在同一机器时钟周期内争用同一 个功能部件所发生的冲突。P164指令数据相关：指一个程序中，如果必须等前一条指令执行完毕后，才能执行后一条指 令，那么这两条指令就是数据相关。

10、P164向量中断：指CPU响应中断时，由硬件直接产生一个固定的地址，由此地址指出每个中 断源设备的中断服务程序入口，这种方法称为向量中断。P246管态即CPU运行操作系统的管理程序的状态。P262通道：是一个特殊功能的处理器，可以实现对外围设备的统一管理和外围设备于内存之 间的数据传输。P238目态：CPU执行目的程序时的状态。P262PPU（外围处理机）：PPU是独立于主机工作，有自己的指令系统，完成算术/逻辑运算， 读/写主存储器，与外设交换信息。P264简答题（每小题5分，共30分）简述计算机的组成及硬件各组成部分的功能。P6答：计算机有硬件和软件组成，软件主要包括系统软件和应用软件，硬

11、件主要包括运算 器：完成算术逻辑运算；控制器：完成对整个计算机及I/O设备的控制；存储器：存 储程序和数据；输入输出设备：人机交互、机机交互、和其他设备交互。冯诺依曼型计算机的主要设计思想是什么？ p9答：存储程序，程序控制。指令和数据均放在内存中，计算机如何区分是指令还是数据。P10答：指令的执行过程分为取指令和执行指令，计算机在取指周期中从内存读出的信息是指令 流；而在执行周期中从内存读出的信息是数据流。简述计算机系统的层次结构。P13答：计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇 编语言级，高级语言级。简述现代计算机系统软件如何进行多级划分？ p13答：

12、通常由五个以上不同的级组成，第一级是微程序设计级，第二级是一般机器级，第三级 是操作系统级，第四级是汇编语言级，第五级是高级语言级。在8bit定点补码整数中，最大的正数、最小的正数、最大的负数、最小的负数的机器数形式和十进制各是怎样的？ P22答：最大正数01111111，+127最小正数00000001，+1最大负数10000001，-1最小负数 10000000，-128（不算CPU中的寄存器级）存储系统一般由哪三级组成？请分别简述各层存储器的作用（存 放什么内容）及对速度、容量的要求。P66答：Cache:存放当前访问频繁的内容，即主存某些页的内容复制。速度最快，容量较小；主存：存放需要

13、CPU运行的程序和数据，速度较快，容量较大；外存：存放需联机保存但暂 不执行的程序和数据。容量很大而速度较慢。简述微机系统存储器分级体系结构。P66答：微机系统存储体系层次结构如图所示：为了达到系统的最优性价比，速度从下到上越来 越快，而容量从上到下是越来越大，这样系统的存取速度接近于最快的，而容量接近 于最大，存储器芯片的主要技术指标有存储容量、存取时间和存取周期、可靠性、功耗 等。衡量半导体存储器系统的性能参数主要有存储容量、存取时间、存取周期可靠性功 耗等。通用寄存器堆及指令、数据缓冲栈高速缓存 主存储器联机外存储器 脱机外存储器注：用图或文字说明都可以。提高存储器速度可采用哪些措施，请

14、说出至少五种措施。P66答：为了提高存储器素的，计算机系统通常采用如下措施：（1）采用高速器件（2）采用cache （高速缓冲存储器）（3）采用多体交叉存储器，（4） 采用双端口存储器（5）加长存储器的字长简述存取时间和存储周期的概念。P67答：存取时间是指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间；存储周期是指连续启动两次读操作所需间隔的最小时间。简述DRAM刷新方式。P72答：DRAM存储元是基于电容器上的电荷量存储，这个电荷量随着时间和温度而减少，因此 必须定期刷新，以保持它们原来记忆的正确信息。用32KX8位的EPROM芯片组成128KX16位的只读存储器，试问

15、：（1）数据寄存器多少 位？（2）地址寄存器多少位？ （3）共需要多少个EPROM芯片？ P73答：（1）系统16位数据，所以数据寄存器16位；（2）系统地址128K = 217，所以地址寄存器17位；（3）共需要8片。什么是闪速存储器？它有哪些特点？ p83答：闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM 型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与 RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。闪速存储器的特点：（1）固有的非易失性（2）廉价的高密度（3）可直接执行（4）固态性能简述指令和指令系统的概念。P10

16、3答：指令就是计算机执行某种操作的命令。一台计算机中所有机器指令的集合称为计算机的 指令系统。指令系统表征一台计算机性能的重要因素，它的格式与功能不仅直接影响到 机器的硬件结构，而且也直接影响到系统软件，影响到机器的适用范围。简述一个完善的指令系统应满足的要求。P104答：一个完善的指令系统应满足如下要求：完备性，有效性，规整性，兼容性。某指令格式如下，其中OP为操作码字段，试分析此指令格式的特点。P11015 10 98 74 30OP源寄存器基址寄存器位移量（16位）答：（1）双字长二地址指令，用于访问存储器；（2）操作码字段OP为6位，最多可以指定26 = 64种操作；（3）一个操作数在

17、源寄存器（共16个），另一个操作数在存储器中（由基址寄存器和位 移量决定），所以是RS型指令指令格式结构如下所示，试分析指令格式特点。P1101512119 865320OP寻址方式寄存器寻址方式寄存器 源地址目标地址,答：（1） OP字段指定16种操作（2）单字长二地址指令（3）每个操作数可以指定8种寻址方式（4）操作数可以是RR型、RS型、SS型18.指令格式如下所示，OP为操作码字段，试分析指令格式特点。P11031262218 1716 150OP源寄存器变址寄存器偏移量答：（1）操作码字段为6位，可指定26 = 64种操作，即64条指令。（2）单字长（32）二地址指令。（3）一个操作

18、数在源寄存器（共16个），另一个操作数在存储器中（由变址寄存器内容+偏移量决定），所以是RS型指令。（4）这种指令结构用于访问存储器。简述寻址方式的概念和分类。P111答：当采用地址指定方式时，形成操作数或指令地址的方式称为寻址方式，寻址方式分 为两类，即指令寻址方式和数据寻址方式。简述RISC指令系统的最大特点。P121答：（1）选取使用频率最高的一些简单指令，指令条数少；（2）指令长度固定，指令格式种类少，寻址方式种类少；（3）只有取数/存数指令访问存储器，其余指令的操作都 在寄存器之间进行。什么是RISC和CISC，它们各有何特点？ P121答：RISC是精简指令系统计算机的简称，它具有

19、（1）选取使用频率最高的一些简单指令，指 令条数少；（2）指令长度固定，指令格式种类少，寻址方式种类少；（3）只有取数/存数指 令访问存储器，其余指令的操作都在寄存器之间进行。（4）以硬布线控制为主。CISC是复杂指令系统计算机的简称，具有（1）指令系统复杂，指令条数多；（2）寻址方式 和指令格式多，指令长度不固定；（3）可访存指令不受限制（4）大多采用微程序控制器简述CPU的主要功能。P127答：CPU主要有以下四方面的功能：（1）指令控制 程序的顺序控制，称为指令控制。（2）操作控制CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送 往相应部件，从而控制这些部件按指令的要求进

20、行动作。（3）时间控制 对各种操作实施时间上的控制，称为时间控制。（4）数据加工对数据进行算术运算和逻辑运算处理，完成数据的加工处理。简述CPU中的主要寄存器及其功能。P128答：（1）指令寄存器（IR）：用来保存当前正在执行的一条指令。（2）程序计数器（PC）:用来确定下一条指令的地址。（3）地址寄存器（AR）:用来保存当前CPU所访问的内存单元的地址。（4）缓冲寄存器（DR）:作为CPU和内存、外部设备之间信息传送的中转站。（5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时， 为ALU提供一个工作区。（6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的

21、结果建立的各种条 件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机 器运行状态和程序运行状态。简述机器指令与微指令的关系。P150答：两者的关系为（1） 一条机器指令对应一个微程序，该微程序是由若干条微指令序列组成； （2）从指令与微指令、程序现微程序、地址与微地址的对应关系来看，前者与内存有关，后 者与控制存储器有关；（3） 一个指令周期为机器指令取出到执行所花时间，一个微指令周期 为微指令取出到执行所花时间，不同微指令的微指令周期通常设计为相等（等于CPU周期）， 一条指令对应一段微程序，该指令周期就包括多少个微指令周期。什么是指令周期？什么是机器周期？什

22、么是时钟周期？三者之间的关系如何？ p130答：指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时 间。机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于 取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处 理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟 周期组成。总线的分类方法主要有哪几种？请分别按这几种法说明总线的分类。P184答：（1）按传送格式分为：串行总线、并行总线；（2）按时序控制方式分为：同步总线（含同步扩展总线），异步总线；（3）按功能分为：系统总线，CPU内部

23、总线、各种局部总线。试画出三总线系统的结构图。P186答：三总线结构如下图所示：异步通信方式传送ASCII码，数据位8位，奇校验1位，停止位1位。计算当波特率为 4800时，字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率是 多少？ p190答：每个字符格式包含十个位，因此字符传送速率4800波特/10=480字符/秒每个数据位时间长度T=1/4800=0.208ms数据位传送速率8x480=3840位/秒按照总线仲裁电路的位置不同，仲裁方式可分为哪几类？并作简单比较P193答：仲裁方式可分为集中式仲裁和分布式仲裁两类：集中式仲裁：每个功能模块都有两条线 连到中央仲裁器：一条

24、是送往仲裁器的总线请求信号线BR，一条是仲裁器送出的总线授权 信号线BG。分布式仲裁：不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号 和仲裁器。集中式总线仲裁有哪几种方式？哪种方式速度最快？ P193答：有三种方式：链式查询方式、计数器定时查询方式、独立请求方式。独立请求方式 速度最快。按照总线仲裁电路的位置不同，仲裁方式可分为哪几类？并作简单比较P193答：仲裁方式可分为集中式仲裁和分布式仲裁两类：集中式仲裁：每个功能模块都有两条线 连到中央仲裁器：一条是送往仲裁器的总线请求信号线BR，一条是仲裁器送出的总线授 权信号线BG。分布式仲裁：不需要中央仲裁器，每个潜在的主方功能模块都有

25、自己的仲裁号和仲裁器。CPU管理外围设备有哪几种控制方式？ P237答：外围设备的I/O控制方式分类：（1）程序查询方式（2）程序中断方式（3）直接内存访 问（DMA）方式（4）通道方式（5）外围处理机方式简要说明程序中断接口中IM、IR、EI、RD四个触发器的作用。P244答：它们的作用是：中断屏蔽触发器（IM）： CPU是否受理中断或批准中断的标志。IM标志为“0”时，CPU可受理外界中断请求。中断请求触发器（IR）：暂存中断请求线上由设备发出的中断请求信号。IR标志为“1” 时表示设备发出了中断请求。允许中断触发器（EI）：用程序指令来置位，控制是否允许某设备发出中断请求。EI为 “1”

26、时，某设备可以向CPU发出中断请求。准备就绪的标志（RD）： 一旦设备做好一次数据的接受或发送，便发出一个设备动作完 毕信号，使RD标志为“1”。简述DMA控制器与CPU分时使用内存的方法。P245答：（1）停止CPU访问内存；（2）周期挪用；（3）DMA与CPU交替访内。35.I/O设备与主机进行数据传输有哪些方式。P273答：主机和外设交换信息的方式主要有：（1）程序直接控制方式；（2）中断传送方式；（3）DMA方式；（4）通道方式；（5）外围处理机方式。36.简述Cache-主存结构和主-辅存结构有什么不同。P283答：CACHE主存与主一辅存结构有3点不同（1）目的不同：CACHE主存

27、结构是为了解决存取速度的问题；主一辅存结构是为了解 决大容量的问题。（2）实现方法不同：CACHE主存结构主要靠硬件实现；主一辅存结构主要靠软件实现。（3）CPU访问方式不同：CPU可直接访问CACHE或主存；CPU只能直接访问主存不能访 问辅存。计算题（每小题10分，共20分）已知：x=0.1011, y =-0.0101,1111求：2x补，4x补，-x补，:方y补，:-y补，:-y补。p20解：x补=0.1011，y补=1.101111 2 x补=0.01011， 2 y补=捉1011114 x补=0.001011，- y补=捉11011-x补=1.0101，-y补=0.0101假设有一

28、个4级流水浮点加法器每个过称段所需的时间为：0操作数检查t1=70ns,对阶t2=60ns，相加t3=90ns,规格化t4=80ns,缓冲寄存器L的延时为t=10ns,求4级流水线加 法器的加速比为多少？如果每个过称段的时间都相同，即都为75ns （包括缓冲寄存器时 间）时，加速比是多少？ p21解：（1）加法器的流水线时钟周期至少为T=90ns+10ns=100ns）如果采用同样的逻辑电路，但非流水方式，则浮点加法所需的时间为 t1+t2+t3+t4=300ns因此4级流水加法器的加速比为C=300/100=3（2）当每个过程段的时间都是75ns时，加速比为C=300/75=43.已知x和y

29、,用变形补码计算x+y、x-y，同时指出结果是否溢出。P29（2） x=0.11011y=-0.10101（1）x=0.11011y=0.00011解：（1）x补=00.11011x补=00.11011+y补=00.00011+-y补=11.11101x+y补=00.11110 x-y补=00.11000所以，x+y=0.11110所以，x-y=0.11000（2）x补=00.11011x补=00.11011+y补=11.01011+-y补=00.10101x+y补=00.00110 x-y补=01.10000所以，x+y=0.00110两符号位不同，故产生溢出。4.已知 x=-0.01111

30、，y =+0.11001，求x补，-x补，y补，-y补，x+y=?，x - y=? p29解：X原=1.01111X补=1.10001-X补=0.01111Y原=0.11001X 补+ YY补=0.1100111.1000100.11001-Y补=1.00111X+Y补 00.01010X+Y=+0.01010 X补 11.10001+-Y补 11.00111X-Y补 10.11000因为符号位相异，所以结果发生溢出。有一个1024KX32位的存储器，由128KX8位的DRAM构成。问：总共需要多少DRAM芯片。采用异步刷新，如果单元刷新间隔不超过8ms,则刷新信号周期是多少？ P73解：(1

31、) DRAM芯片容量为128KX8位=128KB存储器容量为 1024KX32 位=1024KX4B =4096KB 所需芯片数4096KB：128KB = 32片(2)对于128KX8位的DRAM片子，选择一行地址进行刷新，取刷新地址A8A0, 则8ms内进行512个周期的刷新。按此周期数，512X4096 = 128KB，对一行 上的4096个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为8ms -4-512 = 15.6|J s设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。 存储周期T=200ns，数据总线宽度为64位，总线周期T =50ns。问

32、顺序存储器和交叉存储器 的带宽各是多少？ p89解：信息总量：q = 64位X4 =256位顺序存储器和交叉存储器读出4个字的时间分别是：t2 = m T = 4X200ns =8X 10 -7 (s)t1 = T + (m - 1)t = 200 + 3X50 = 3.5 X 10 -7 (s) 顺序存储器带宽是：W1 = q / t2 = 32 X 107 (位/ S) 交叉存储器带宽是：W2 = q / t1 = 73 X 107 (位/ S)存储器容量为32字，字长64位，模块数m = 8,用交叉方式进行组织。存储周期T = 200ns,数据总线宽度为64位，总线传输周期T = 50n

33、s。问该存储器的带宽是多少？ p90解：连续读出m=8个字的信息量是：q = 64位X8 = 512位连续读出8个字所需的时间是：t = T + (m - 1) T = 200 + 7X50 = 5.5X10-7s 交叉存储器的带宽是：W = q/t = 512/ (5.5X10-7s) 93X 107 位/s内存由Cache和主存构成，Cache的存取周期为40ns，主存的存取周期为200ns。已知在 给定的时间内，CPU共访存5000次，其中450次访问主存，问：Cache的命中率？CPU访问内存的平时时间？Cache-主存系统的效率。P93解：(1) H=Nc/(Nc+Nm) = (50

34、00-450)/5000=0.91=91%Ta=HTc+(1-H)Tm=0.91X40+(1-0.91) X200=54.4nse=Tc/Ta=40/54.4o0.735=73.5%内存由Cache和主存构成，Cache的存取周期为60ns，主存的存取周期为250ns。已知在给定的时间内，CPU共访问5000次，其中350次访问主存，问：(1) Cache的命中率？CPU访问内存的平时时间？(3) Cache-主存系统的效率。P93解：(1) H=Nc/(Nc+Nm) = (5000-350)/ 5000=0.93 (2 分)Ta=HTc+(1-H)Tm=0.93X60+(1-0.93) X2

35、50=73.3ns (4 分)e=Tc/Ta=60/73.3=0.78=82% (4 分)内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知 在给定的时间内，CPU共访存4500次，其中340次访问主存，问：Cache的命中率？CPU访问内存的平时时间？Cache-主存系统的效率。解：(1) H=Nc/(Nc+Nm) = (4500-340)/4500=0.92Ta=HTc+(1-H)Tm=0.92X45+(1-0.92) X200=57.4nse=Tc/Ta=45/57.4=0.78=78%某总线在一个总线周期中并行传送4B的数据，假设一个总线周期等

36、于一个总线时钟周 期，总线时钟频率为33MHz，求总线带宽是多少？ p185解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D 表示，根据总线带宽定义，有：Dr=D/F=DXf=4BX33 X 106/s=132MB/s应用题（每小题10分，共20分）指令流水线有取指IF、译码ID、执行EX、访存MEM、写回WB等5个过程段，共有10 条指令连续输入此流水线。（时钟周期为100ns）（1）画出流水时空图；（2）求流水线的实际吞吐率；（3）求流水线的加速比。P60解：（1）空间SWBMEMEXIDIFLJ1 23 45 6 7 89 10 11 12 13 14

37、 时间 T（2）流水线在14个时钟周期内执行完10条指令，则实际吞吐率为：10/ （14x100ns） =0.714x104（3）K级流水线处理n个任务所需时钟周期数为K+n-1非流水处理器处理n个任务所需时钟周期数为n*K则加速比为：n*K/ （K+n-1） =10*5/14=3.57下图为某SRAM的写入时序，其中R/而是读、写命令控制线，当R/而 线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图中时序的错误，并画出正确 的写入时序。P69地址aX1裁据cT_rk/W_r解：写入存储器的时序信号必须同步。通常，当/而线加负脉冲时，地址线和数据线的电 平必须是稳定的。当R/

38、订线一达到逻辑0电平时，数据立即被存储。因此，当R/讨 线处于低状态时，如果数据线改变数值，那么存储器将存储新的数据。同样，当R / 线处于低状态时，地址发生了变化，那么同样的数据将存储到新的地址（或）。正确的写入时序图如下图所示:用16KX16位的SRAM芯片构成64KX32位的存储器，要求画出存储器的组成逻辑框图。P73解：所需芯片总数（64KX32）：（16KX16） = 8片因此存储器可分为4个模块，每个模块16KX32位，各模块通过A15、A14进行2： 4译 码4.指令格式如下所示，其中OP为操作码，试分析指令格式特点：P110151074 30OP源寄存器目标寄存器解：（1）操作

39、数字段OP可以指定64种基本操作（2）单字长（16位）二地址指令（3）源寄存器和目标寄存器都是通用寄存器（各指定16个），所以是RR型指令，两个 操作数均在通用寄存器中（4）这种指令结构常用于算术/逻辑运算类运算指令，执行速度最快。5.某机字长32位，主存容量为64K字，采用单字长单地址指令指令，40条指令，试用直接、 立即、变址、相对4种寻址方式设计指令格式。P111解：40条指令需占用操作码（OP） 6位，剩下26位，为了覆盖主存64K字的地址空间，设 寻址模式位（X） 2位，形式地址（D） 16位，其指令格式如下：寻址模式X定义如下：X=00直接寻址 有效地址E=D （可寻址64K个存储

40、单元）X=01立即寻址D为立即数X=10变址寻址 有效地址E= (RX) +D (可寻址64K个存储单元)X=11相对寻址 有效地址E= (PC) +D其中RX为变址寄存器(32)位，PC为程序计数器(32)位，相对寻址时候D可正可负。6.某机指令格式如图所示：OPXD TOC o 1-5 h z 1510 98 70图中X为寻址特征位，且X=0时，不变址；X=1时，用变址寄存器X1进行变址；X=2时， 用变址寄存器X2进行变址；X=3时，相对寻址。设(PC) =1234H，(X1)=0037H, (X2)=1122H，请确定下列指令的有效地址(均用十六进制表示，H表示十六进制)4420H(2

41、)2244H(3)1322H(4)3521H(5)6723Hp112解：(1) 0020H1166H1256H0058H1257H某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采 用四种寻址方式(立即、直接、基值、相对)设计指令格式。P118解：64条指令需占用操作码字段(OP) 6位，这样指令余下长度为10位。为了覆盖主存64K字的地址空间，设寻址模式(X) 2位，形式地址(D) 8位，其指令格式如下：15OP15OPX寻址模式定义如下：X=X=X=X=00寻址模式定义如下：X=X=X=X=00110101直接寻址 间接寻址 变址寻址 相对寻址有效地址有效地

42、址有效地址有效地址其中R为变址寄存器(16位)，E=D(256 单元)E= (D) (64K)E= (R)+D (64K)E= (PC)+D (64K)PC为程序计数器(16位)，在变址和相对寻址时，位移量D可正可负。主机结构如下图所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的 连线表示数据通路，箭头表示信息传送方向。标明图中a、b、c、d四个寄存器的名称。简述指令从主存取到控制器的数据通路。简述数据在运算器和主存之间进行存/取访问的数据通路。P128答：（1） a为数据缓冲寄存器DR , b为指令寄存器IR , c为主存地址寄存器，d为程序计 数器PC。（2）主存M 一缓冲寄存器DR 一指令寄存器IR 一操作控制器。（3）存储器读：M -DR -ALU -AC存储器写：AC -DR -M微程序共有60条微指令，18个微命令（直接控制），6个微程序分支，请画出微程序控制 器组成框图，简述各部分的功能。P147解：根据题意，微指令格式如下：微指令字段（18位）P字段（3位）下址字段（6位）由此可画出微程序组成框图如下:10.假设某计算机的运算器框图如下图所示，其中ALU为16位的加法器（高电平工作），SA、 SB为16位锁存器，4个通用寄存器由D触发器组成，O端输出，要求：（1）设计微指令格式。（2