数字电子技术基础教案_第1页
数字电子技术基础教案_第2页
数字电子技术基础教案_第3页
数字电子技术基础教案_第4页
数字电子技术基础教案_第5页
已阅读5页,还剩44页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、第章逻辑代数基础 0 和 1 数字编码来表示和传输信息的系数字电子技术基础,是电子信息类各专业的主要技术基础课。1、1概述连续变化的物理量;数字量:时间上和幅值上都不连续变化的物理量(工厂中生产数字信号、数字电路。数字电路中的数字信号采用 0、1 bit、拍)0、1 表示方法:电位型:电位高低(不归零型数字信号)脉冲型:有无脉冲(归零型数字信号)二、数制及其转换由 0、1 数值引入二进制及其相关问题。十二进制(打)等。特点:基数:数制中所用数码的个数;位权。1 十进制数基数:10位权:10nn1表达式:(N) (P2 式 1-1)= a (1-1)i10iim推广到任意进制 R:基数:R位权:

2、Rnn1表达式:(N) (P2 式 1-2)= a R(1-2)iRiim2 二进制数n1表达式:(N) (P3 式 1-3)= a 2(1-3)i2iim位权:以 K为单位;按二进制思维(如 1000 ) =20-16对应的二进制数特点:信息密度低,引入八、十六进制。3 八进制、十六进制八进制: 基数:8(0-7)位权:8nn1表达式:(N) = a 8( 1-4)i8iim十六进制: 基数:16(0-9,C,E,)位权:16nn1表达式:(N) = a iiim特点:和二进制有简单对应关系;信息密度高,便于书写。4 不同进制数的转换 R十:按位权展开,再按十进制运算规则运算。例 1-1、1

3、-2、1-3(P4) 十R R R 结果合并: R=2 进制之间的转换k二八:3 位1 位,二十六:4 位1 位,八十六:以二进制为过度,5 进制的另一种表示方法:(inary)二;D(ecimal)-十;H(exadecimal)-十六;八三、二十进制代码(BCD 代码)引入:在计算机和数字电路中,会遇到大量十进制与二进制的转换问题。这项工作必需设法让机器去做,为了能使机器识别十1 代码:用数码作为某一特定信息的代号。例如:车次、学号、门牌号、邮编等;2 二进制代码:用二进制数码01 作代码。注意区分二进制数及数码;3 BCD代码:用二进制码表示十进制数。表示方法: 3 有权: 每位二进制码

4、有确定的位权值;可用位权展开得到对应的十进制数;特点: 无权:每位二进制码无确定的位权值;不可用位权展开得到对应的十进制数;特点:余、循环码、移存码。 用BCD代码表示十进制数:P8 例;体会其意义。四、算术运算与逻辑运算1二进制数的算术运算:加、减、乘、除运算举例。2.二进制0、1 表示两种不同的状态,如:电位的高低、脉冲的有无、开关的通断,即逻辑状态,可以根据逻辑关系进行逻辑运算,是数字逻辑电路的重要部分,在下一章介绍。五、数字电路1数字电路:对数字信号进行算术运算和逻辑运算的电路。2特点: 简单:只有0、1;集成化:SSIC、LSIC、VLSIC3数字逻辑电路设计方法随着逻辑器件的发展划

5、分成三大类:兼有二者优点的专用集成电路设计(8章简单介绍,将在后续课程中学1.2、逻辑代数中的三种基本运算一、 基本逻辑在二值逻辑中,最基本的逻辑关系有:与、或、非三种。1 实例、因果关系、状态表2 逻辑代数描述:真值表: 状态表真值表:引入输入、输出变量因、果;0、1状态(真值表:输入变量的各种可能值和相应的输出变量值排列而成的表格)表达式:引入三种运算符,逻辑符号3 逻辑门:实现基本逻辑关系的基本单元电路。二、 (基本)逻辑运算1.三种基本逻辑运算:逻辑加、逻辑乘、逻辑非:表达式运算规则(P14)2.复合逻辑运算:复合:基本逻辑的组合常见复合逻辑运算:同或、异或(真值表、表达式、运算规则、

6、关系、3 真值表与逻辑函数(逻辑函数建立)步骤:列写真值表:输入、输出及其对应关系写表达式 与或、或与、思考题:多个开关控制的灯。1.3、逻辑代数的基本公式和常用公式1 代入规则:定义、证明、应用2 反演规则:反演:从原函数求反函数的过程。F规则:三个变换:运算符、变量、常量。应用及注意:运算顺序不变,长非号不变。3 对偶规则 对偶式 FF(两个变换)对偶规则:F=G F G举例(分配律)及注意意义1.4、基本定理1公式、证明、意义、对偶式2应用:简化1.5、逻辑函数及其表示方法1. 逻辑函数的标准形式逻辑函数表达式的不唯一:例如 P25 两种与或表示。2.最小项、最大项:三变量最小项、最大项

7、(表达式、真值表)定义性质 取值为 1、0 的机会;对应一组变量任意两个最小项之积=0、最大项之和=1;对应一组变量全体最小项之和=1、最大项之积=0。编号:最小项、最大项关系:互补逻辑函数最小项、最大项表达式:形式:真值表卡诺图两种表达式关系;1.6、逻辑函数的公式化简法简化意义:电路简单;表达式形式:F “与或式”“或与式” (A B)(BC) AB“与非与非式” ABBC BC“或非或非式”“与或非”以“与或式”为基础;简化方法:公式法、图解法等。1合并项法:AB AB A2吸收法:A A, 3消去法:A AB4配项法:A A1, 2-115综合:6或与:对偶规则,7总结:熟练公式、掌握

8、技巧、结果不唯一、是否最简不易掌握。1.7、逻辑函数的卡诺图化简法1.卡诺图循环码排列:F m真值表结构:2 个最小项按0 2 顺序排列。nn1逻辑相邻及合并意义,如: m循环码排列:定义:按循环码排列的真值表,又叫真值图。二五变量卡诺图:及相邻项的寻找2.逻辑函数的卡诺图表示由函数真值表和表达式可以直接画出逻辑函数的卡诺图。一个最小项卡诺图中的一个方格,将函数的取值填入对应的方格中(1格、0表达式:最小项表达式:非标准表达式: 变成最小项表达式:直接观察法:利用卡诺图合并最小项的规律2、4、8个相邻项的合并;总结:2 个相邻项合并,可以消去n个变量。5变量卡诺图n3.利用卡诺图化简逻辑函数(

9、1)化简原则: 圈少、圈大;重复使用多余圈(2)化简步骤: 画出卡诺图;保证圈最少;合并最小项,写出最简式。(3)举例:(4)最简或-与式 F(a,b,c,d,e) 1.8、具有无关项的逻辑函数及其化简任意项的使用 任意项(无关项、约束项)定义:逻辑函数中,变量取项,如 8421BCD 码中的 10101111 所对应的六个最小项;在另外一些逻辑函数中,变量取值的某些组合所对应的最小项可以是 1,也可以是 0,这些最小项称为任意项。约束项和任意项统称为无关项。表示: 真值表、图,用“ ”或“ ”表示;表达式:或等于 0 的条件等式表示d处理:可以为 1,也可以为0,以化简结果最简为原则。第2章

10、 集成逻辑门理解二、三极管和MOS 管的开关特性,了解集成电路的内部结构和工作原理;掌握各种门电路的逻辑功能和电气特性,即电压传输特性、输入特性、输出特性等;了解从工艺结构、输出结构等方面的分类、CMOS 器件的正确使用方法和各种系列门电路的性能比较。重点是门电路的逻辑功能和电气特性。难点是根据各种系列门电路的性能合理选择器件的类型以及正确使用。2.1概述利用半导体器件的导通和截止、电平的高、低分别表示逻辑1、0,即器件工作在开关状态。2.2 半导体二极管和三极管的开关特性开关特性:静(稳)态和动(瞬)态特性。一、晶体二极管开关特性二极管:由PN结组成,具有单向导电性,可以近似作开关使用。理想

11、开关特性1 二极管稳态开关特性二极管的伏安特性、简化、理想:特性:V vV导通:VthDI I 0截止:条件(V V,即反向截止。 S2 二极管瞬态开关特性理想特性:实际波形:过程及时间总结: 瞬态过程即PN结电容的充放电过程;过程时间反向比正向恢复时间长,是影响速度的主要原因;提高速度措施:C ; I ; I (结面积;正向电流BFR电荷消失快)3 二极管开关应用电路常见的有波形的限幅和钳位电路。限幅电路(削波电路)分类: 串联上限、下限、双向限幅器;并联上限、下限、双向限幅器。钳位电路二、晶体三极管开关特性1 三极管稳态开关特性发射结正偏集电结反偏;V V V V;IOV V V V 0,

12、IOiSBIBS2 三极管瞬态开关特性开关特性,开关时间;t ,t off3三极管开关应用电路最基本的反向器电路。2.3 最简单的与、或、非门电路1DTLTTL:2TTL 类型、系列:两大类型/四大系列2.4.TTL 门电路(与非门)1 电路组成:2 工作原理: V 0.3V V V、T饱和V 0.1V V 0.4VA11CE1B2T 截止T 导通、T 截止Y V 0.70.7 3.6V2 34B3设T发射极导通V 4.3V、V 4.4V T 、T 导通V 2.1V1,故此假设不成立;B1C124B1V 3.6VE1V 2.1V1T倒置;1V 1.4VC1T 、T 饱和T 截止 Y V 0.3

13、V243 逻辑关系总结:为与非43 电路特点 :多发射极三极管:提高开关速度、实现与逻辑;推拉输出:提高带负载能力和开关速度;钳位二极管:抑止负脉冲干扰,保护输入极。TTL 与非门的主要外部特性、主要参数外部特性:电路的外部所表现出来的电压和电流关系;传输特性:输出电压和输入电压之间的关系;输入特性:输入电压和输入电流之间的关系;输出特性:输出电压和输出电流之间的关系。1 电压传输特性传输曲线:四段主要参数:输出电平 V 3.6V)、V 0.3V,器件制造中差异,故额定值为 3.0V、0.35V输入电平V 、V 、V V 1.8V、V 0.8V P65 定义噪声容限(抗干扰能力)V V V 、

14、V V V影响因素:环境温度 T 和电源电压 VccT V ,V ,V ;V :V2 V 输入特性th输入特性曲线:两部分主要参数:输入短路电流I I (输IH输入负载特性:图 3-2-5,R .91K、R 3.2K ,注意悬空为高多余输入端处理:输出特性特性曲线:参数:I 、I3平均延迟时间 t电源特性平均功耗和动态尖峰电流45负载特性扇入、扇出N :输入端个数;N :N n(II II )IOO6应用举例:【例1】已知,求扇出系,使I0.8,I 40,IIHmA I 1.6mA16 ,ILOHOL数。【例2】写TTL逻辑门的输出表达式。【例3】已知V3.6V,V 0.3V,IOL1.0,I

15、 20,R K, 30OHOHOL,确定 的取值范围。CG AB,Y ABRB&ABCF210 K(b)&Y&BGT图32.5 其他类型的MOS 集成电路TTL1或非门: 2异或门: 3集电极开路门线与及举例 TTL输出端不能直接相连,C 门:4三态输出门 三态电路、原理、符号,应用:总线,双向传输ECL、IL门2双极型逻辑门;ECL:IL:功耗小,集成度高、速度低、逻辑摆幅小。2CMOS 门电路2.7、其他类型的MOS 集成电路单极型逻辑门电路1 MOS晶体管1NMOS管特性电流;符号:2开关特性开关电路开关条件及等效电路2 MOS门电路(略)1NMOS非门电路:分析:特点:P862NMOS

16、门电路3总结结构:负载、工作管;逻辑规律:工作管串、并 与、或;负载、工作管相连 非;特点:除了非门的有比电路、电源损失、工耗大外,工作管串联使得输出低电平升高,故一般不超过三个。2.6 CMOS逻辑门电路CMOS:NMOS和PMOS互补。2.6.1 CMOS反相器(串联互补)电路:分析:输入为0、1对应的输出;总结:一管导通、一管截止,静态功耗小;导通电阻较小,非有比电路,比MOS电路速度快,但比TTL慢(大)R ,R ,COND2.6.2 CMOS反相器的外部特性1电压、电流传输特性 电压:曲线、参数;电流:曲线、特点;综合特点2输入、输出特性3电源特性2.6.3 CMOS传输门(并联互补

17、)电路:图3-5-10;原理;符号:图3-5-101Vdd输出可以互换。2.6.4 CMOS逻辑门电路1 CMOS 与非门、或非门与非门、或非门电路:图 3-5-12、3-5-13;一般规律;例图 3-5-142 CMOS 三态门、漏极开路门原理同 TTL 门2.6.5 CMOS电路的锁定效应及正确使用方法(略)输入端的保护第 3章 组合逻辑电路123.1、概述逻辑电路按功能特点可分为组合逻辑电路和时序逻辑电路。组合逻辑电路:功能特点;电路结构; 无记忆框图;描述方法:表达式、真值表、卡诺图、逻辑图中规模组合电路概念3.2、组合逻辑电路的分析方法和设计方法分析: 含义;步骤;设计 含义:要求

18、电路设计 方法:小规模、中规模例图1.设计步骤:注意:三种表达式转换方法总结:三级结构第一级:对应尾部因子个数;第二级:与项级;第三级:输出或项级。2.最少与非门设计步骤:3.3、若干常用的组合逻辑电路一、编码器合并且减少尾部因子数1 定义(优先,解决同时按下问题)2 图分析3 符号:扩展应用:二、译码器译码器分类:变量译码器、码制译码器、显示译码器。1变量译码器 24译码器 电路图分析:表达式、真值表、符号、表达式转化Y mii 真值表) 38译码器 符号图真值表 集成芯片:139、138、154(4-16线)2码制译码器二-十进制译码器(4线10真值表符号图 扩展图分析 地址低接,A A

19、A21 0接2-4输出 4-10 3-8;A(对应3输出Y Y07A4A3分成四组)3. 显示译码器在数字系统中,经常需要将用二进制代码表示的数字、符号、成。 数码显示器分类:显示方式:分段式、点阵式、重叠式;发光材料:半导体、荧光、液晶显示器;七段字形: 显示译码器(数字七段)电路图真值表符号图控制信号及应用3 驱动电路输出低电平有效的译码器247输出高电平有效译码器2484.应用举例分析由3-8译码器组成的一位全加器电路。三、 全加器1一位全加器:图真值表表达式;功能总结;符号图2. 多位全加器:四、数值比较器比较器:比较数值大小的逻辑电路。1一位比较器 电路图表达式真值表功能归纳2四位数

20、值比较器比较方法:从高位比起; 功能真值表;扩展应用:五、数据选择器数据选择器:在多路数据中选择一路送到输出端。14选1: 电路图工作状态表(功能说明)表达式符号:28选1: 符号:真值表表达式3扩展图分析4应用举例8选1数据选择器组成的电路,G G 为功能选择输入信号,X、01Z为输入逻辑变量,Y为输出信号。分析此电路在不同选择信号时获得哪几种功能。G A12G AS01X A0D D D D D D D D0123456710Z中规模组合逻辑设计1选择器(1)用具有 n 个地址输入端的选择器实现 n 变量逻辑函数Y m D ii式及卡诺图;对比方法方法 1:最小项表达式比较;方法 2:卡诺

21、图比较 n 个地址输入端的选择器实现 m 变量逻辑函数且 m n() 扩展法:降维法降维图:维:卡诺图变量个数;记图变量:降维图小方格中的变量;例图降维图法:代数降维法:总结 :适宜于单变量函数;降维方案不同,繁简不同。3.用译码器原理:Y mii例子:总结:适宜于多输出函数3. 利用全加器:3.4、组合逻辑电路中的竞争冒险现象冒险现象:在输入信号变化的瞬间,在输出端出现一些不正确分类:静态:输入信号变化前后稳定输出相同,在转换瞬间出现的毛刺: 0 冒险1 冒险动态:前后稳态值不同,在多级电路中出现,不讨论。.1 静态逻辑冒险例对应卡诺图及简化表达式,总结规律.2 冒险判断1原因有二及判别方法

22、2代数、卡诺图法:n个输入变量,p不是函数的乘积项(图中不变量组成的2 个最小项不是卡诺圈)p时有冒险。3 消除冒险1. 冗余项法:增加多余项法,可以消除是多余项造成的冒险;2. 取样脉冲(原理、极性及位置要求、输出有电位型变成脉冲型)3. 滤波电容(加在输出端,可导致输出波形边沿变坏)第 4章 集成触发器1 2 3 4 5 1 2 4.1、概述定义:有记忆功能、能存储数字信息的基本单元电路;性质: 有两个稳定的工作状态(1 态:Q Q 0;0 态:Q Q 1态不变; 转为另一个稳态。稳态:指没有外界信号作用时,触发器电路中的电流和电压均维持恒定的数值。分类:逻辑功能和结构(工作特性)4.1

23、基本触发器4.1.1 电路组成和工作原理1 电路组成:图 4-1-12 工作原理:输入输出分析、波形图3 总结:基本触发器有置 1、0、维持功能;问题:有约束、直接控制4.1.2 触发器功能描述1 状态转移真值表:现态Q 、次态Qnn12 特征方程(状态方程)3 状态转移图、激励表4 逻辑符号:4.2 钟控触发器4.2.1 钟控 RS 触发器1 电路:2 工作原理3 波形图4 符号5 总结:CP 控制、约束条件4.2.2 钟控 D 触发器(解决约束)1 电路图2 工作原理:特征方程、功能(置 0 和置 1 两种功能)3 符号4.2.3 钟控 JK 触发器1 电路图2 0、置3 符号4.2.4

24、钟控 T 触发器1 电路连接:J=K=T;2 方程、功能(保持和翻转功能)3 T=1: 触发器T4.2.5 电位触发方式的特点1 电位触发方式:CP=1(0)2 部分解决直接控制3 空翻现象(特殊触发器的连续翻转问题)4.3 主从触发器(彻底解决直接控制)4.3.1 主从触发器基本原理1 主从 RS :电路组成:工作原理:两步CP,CP1(Q n1 S ,RS 0mmCP,CP 04.3.2 主从 JK主从 JK 电路图及方程一次变化:CP=1 期间,主触发器能且仅能翻转一次的现象;原因:CP=1 期间,互补输出反馈到输入,且在 CP=1 期间不会改变,使两个输入门总有一个被封住,即只有一个信

25、号有效,对于 RS 触发器,状态图,从一个输入端加信号,其状态最多只能改变一次。(如果)Q Q 1 R 如果S S 0(如果QQ0S如果RR1)波形图5-3-4抗干扰能力下降解决方法:CP=1期间JK不发生变化(即:上升沿接收,下降沿翻转)符号4.3.3 集成主从 JK 触发器电路图;符号图;功能表4.3.4 主从 JK 触发器的脉冲工作特性(略)4.4 边沿触发器(无空翻、无一次变化)4.4.1 维持阻塞1基本原理:增加了四条线;4条线使得触发器只在CP发生变化,其余时间状态不变。2维持阻塞D触发器:图符号图,功能表波形图2脉冲工作特性:工作分两个阶段:输入准备;状态的转移的维持时间)工作频

26、率:4.4.2 下降沿触发器:4.4.3CMOS 边沿触发器1工作特点同TTL;2不同之处:低电平有效;钟控:CMOS:CP低电平有效;TTL:CP高电平有效;边沿 :CMOS:CP;TTL:CP转换例:钟控、主从、边沿JK波形对比。第 5章 时序逻辑电路123 1 2 3 5.1 时序逻辑电路概述1时序电路定义;2结构框图:图;信号;方程3分类:同步和异步;摩尔和米里型;5.2 时序逻辑电路分析分析含义:根据时序电路结构,找出该时序电路在输入信号以及时钟信号作用下,存储电路状态变化规律及电路的输出,从而了解该时序电路所完成的逻辑功能。5.2.1 分析步骤求状态方程;计算状态转移表,画状态转移

27、图;总结逻辑功能。2例1(有效状态、偏离状态、状态图组成、自启动概念)注意三点:一是状态转换是由现态到次态,不是现态到现态,或次态到次态;二是输出是现态的函数,不是次态的函数;三是画时序图时,只有当时钟脉冲到来时,相应触发器才会更新状态。3常用时序逻辑电路:寄存器、移位寄存器、计数器等。5.2.2 寄存器、移位寄存器1数码寄存器般用D1位寄存器:42移位寄存器定义:具有移位功能的寄存器。所谓移位功能就是寄存器中所存数据,可以在移位脉冲作用下逐次左移或右移。触发器的D端,只有第一个触发器的D端接收数据;方程;工作过程及功能。双向移位寄存器:定义:同时具有左移和右移功能,需要一个方向控制信号M;分

28、析:M=1,打开与或非的左与门,实现右移;M=1,左移。应用实现数码串并行转换数字系统中,通常是串行通信,并行处理,因此需要串并行转换。串并:电路图,串入并出;原理:串入并出状态表;波形;注意:移存脉冲与代码码元同步;并行输出脉冲在5个移存脉冲后出现,且和其出现时间错开。并-串:电路图,并入串出;工作过程:清0: -;R 0DQ Q Q Q 11514M=1取样:一级与非门打开,数据送到触发器输入端,在移存脉冲CP作用下,数据存入触发器,且 串出;DI5M=0关闭输入:CP作用下右移,4个脉冲后全部串出;同时串入0(实现清M=1再取样状态转移表,及波形图;注意:移存脉冲和取样脉冲关系:频率节拍

29、延迟:;Tf nf ,TWCPCPMWM电路工作方式:串入串出;延迟时间:t nTdCP延迟;串入并出串并转换;并入串出并串转换;并入并出数码寄存器。其它:计数器、序列发生器等。综合方式及反馈利用,后续章节中介绍。3集成移位寄存器分类:位数,4位、8位等;方向,单向、双向;输入输出方式。4位右移移位寄存器195:电路图;分析:,异步清1;,同步并入;CR 0LD 0SH=1,状态方程1 n JQn ; , , KQ ( ) Q Q QQ n000123功能表;符号;应用:分析串并行转换电路图4位双向移位寄存器194:功能表;加例:奇数计数器电路分析5.2.3 同步计数器计数器概念:对时钟脉冲计

30、数;计数器分类:同步、异步;加法、减法、可逆;二进制、非二进制;1同步二进制计数器电路分析;最低位:一个CP,翻转一次;其它位:当其所有低位为1(0)时,CP来了翻转一次。二进制计数器电路连接规律:T触发器;,其它T=低位(非)的与。T 1可逆计数器电路图。02同步二十进制计数器电路分析;工作波形图3集成同步计数器4位二进制同步计数器161电路图;功能表;符号图;扩展图:分片分析,画状态表。其它的同步计数器异步清零161160同步清零163162加法计数器:二进制十进制可逆计数器:193,1915.2.4 异步计数器时钟不唯一,注意时钟方程的有效时间。1二进制异步计数器电路图;分析:注意状态方

31、程的时钟条件,只有在相应的时钟脉冲触发沿到来时,触发器才会按方程式规定的次态转换,否则维持原状态。特点:电路简单;速度慢,依次触发,时延长。规律:最低位:有CP翻转一次; 触发器。T1变变CP Q(Qn1n1)n(对下降沿触发器)2集成非二进制异步计数器290图分析;功能表;两种接法及状态表3196:功能表5.3 时序逻辑电路设计主要介绍计数器设计。6.3.1 同步时序逻辑电路设计的一般步骤1步骤建立简化原始状态转移图;状态分配、存储器选择;求状态方程、输出方程、驱动方程;检查自启动;画图2举例分析:一个输入;需要记忆3位连续输入;个个(3个1);状态图:状态分配:以相邻码为最简。次态卡诺图、

32、输出卡诺图;求状态方程、输出方程;求驱动方程;画图。5.3.2 同步计数器设计注意自启动修改注意用 JK 触发器时表达式的处理。5.3.3 异步计数器设计1设计步骤:原始状态图;状态分配;选择时钟脉冲;求状态方程、输出方程、检查自启动;求驱动方程;画图。2设计举例注意:时钟脉冲选择:状态翻转处必须为其提供时钟;在满足上述条件下,时钟脉冲越少越好(因为,无时钟时输入无需控 6-3-105.3.4 中规模器件设计计数器即用计数器、移位寄存器设计计数器。1利用清除端复位法原理:利用 Sn 产生一个清零信号,状态回到 S0,实现 M=n 的计数器;例 5-9:161 功能分析;归零逻辑:十进制状态转移

33、+异步复位用 S10 清零;波形图:过渡状态;归零可靠性差,加基本 RS 触发器暂存归零信号,使其维持 CP=1 时间。推广:Sn 例图2利用置入控制端的置位法注意一般是同步置位。M LD,置最小数2n置 0,与复位 1 不同;置数 nM1SM1S2012;(2nM) 1异步置位:290 接成 6 置 9,M=7。3移位寄存器型计数器许多特殊编码的移位寄存器型计数器。环形计数器接法:串出接串入;启动:置入含一个 0 或一个 1 的数据;移位状态表,M=n;特点:不能自启动,需外加启动信号;状态利用率低;译码型输出,不需再加译码器。扭环计数器接法:串出的非接串入;状态转移表,M=2n;特点: 状态利用率不高;状态变化具有相邻性。任意进制计数器分析。序列信号发生器串行周期性信号,称为序列信号。一般有两种结构形式:一是移存型;二是计数型。移存型计数型第6章 4 ) 率 V 或,第 7章 半导体存储器7.1 概述大规模集成器件 LSI(1000 个元件或 100 个逻辑门以上的芯 等。7.1.1 半导体存储器的特点与应用概念:用半导体来存储二值信息的存储器。是数字系统必不可少的器件。7.1.2 半导体存储器分类1按工艺分双极型:使用双极型触发器做存储单

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论