微机系统-3-8086微处理器引脚特性课件

1、第 二 章2.2.3 8086微处理器的引脚特性12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD*HLDA*WR*M/IO*DT/R*DEN*ALE*INTA*TESTREADYRESET80861978/6 Intel 8086 29000 Transistors 3m第 二

2、 章2.2.3 8086微处理器的引脚特性140GN第 二 章2.2.4 8086微处理器的总线特性 地址总线与数据总线的复用特性(1)时间分隔技术(2)地址锁存技术控制总线的分类特性(1)最小工作模式： 所有控制信息由8086本身产生(2)最大工作模式： 8086与8288连接，控制信息由8288提供第 二 章2.2.4 8086微处理器的总线特性 地址总线在最大模式的系统中有多个微处理器，其中一个是主处理器8086，其他的处理器称为协处理器，承担某方面专门的工作。和8086配合的协处理器有数值运算协处理器8087，和输入/输出协处理器8089。8086通过一个总线控制器8288来形成各种总

3、线周期，控制信号由8288供给。在最大模式的系统中有多个微处理器，其中一个是主处理器8086第 二 章一、地址/数据复用线（AD0AD15）作为地址线时：表示A0A15 输出作为数据线时：表示D0D15 双向双向 三态第 二 章一、地址/数据复用线（AD0AD15）作为地址线第 二 章二、地址/状态复用线（A16/S3A19/S6）作为地址线时：表示A16A19输出作为状态指示时：（输出）S3、S4指示当前使用的段寄存器S5指示IFS6始终保持低电平输出 三态S4S3当前使用的段寄存器00ES01SS10CS11DS第 二 章二、地址/状态复用线（A16/S3A19/S6）第 二 章三、控制总

4、线 BHE 存储器奇库片选控制线 READY 准备就绪控制线 RESET 复位控制线 TEST 测试控制线 MN/MX 工作模式选择控制线 CLK 时钟脉冲输入线 INTR、NMI、INTA 中断请求/响应控制线第 二 章三、控制总线 BHE 存储器奇库片选控制线 RE第 二 章寄存器初始状态寄存器初始状态状态标志寄存器清0IP0000HCS0FFFFHDS0000HSS0000HES0000H指令队列寄存器清空其他寄存器0000H8086复位后相关寄存器的初始状态第 二 章寄存器初始状态寄存器初始状态状态标志寄存器清0IP第 二 章 RD、WR 存储器读写控制线 M/IO 存储器操作或IO操

5、作选择控制线 ALE 地址锁存允许控制线 DEN 数据允许控制线 HOLD、HLDA 总线保持请求/响应控制线 控制总线（最小模式下） DT/R 数据发送/接收选择控制线第 二 章 RD、WR 存储器读写控制线 M/IO 存储HOLDHLDA总线请求总线释放响应请求CPU接管总线HOLDHLDA总线请求总线释放响应请求CPU接管总线第 二 章 LOCK 总线封锁信号 输出 三态 QS0、QS1 指令队列状态信号 输出 控制总线（最大模式下） S0、S1、S2 总线周期状态信号 输出 三态 RQ/GT0 RQ/GT1 总线请求（输入）/总线请求允许（输出）信号第 二 章 LOCK 总线封锁信号

6、输出 三态 QS0两种工作模式的公共引脚 RD RD读信号三态、输出低电平时有效有效时表示对存储器或I/O进行读操作两种工作模式的公共引脚 RD RD读信号两种工作模式的公共引脚 READY准备就绪信号输入高电平时有效有效时表示存储器或I/O设备准备就绪两种工作模式的公共引脚 READY准备就绪信号两种工作模式的公共引脚 TEST测试信号输入低电平时有效与WAIT指令配合 使用两种工作模式的公共引脚 TEST测试信号两种工作模式的公共引脚 INTR可屏蔽中断请求信号输入高电平时有效标志寄存器中IF位：IF=1，允许中断IF=0，禁止中断两种工作模式的公共引脚 INTR可屏蔽中断请求信号两种工作

7、模式的公共引脚 NMI非屏蔽中断请求信号输入上升沿有效不受IF位影响8086只有NMI和INTR可以引入外部中断。两种工作模式的公共引脚 NMI非屏蔽中断请求信号两种工作模式的公共引脚 RESET复位信号输入高电平有效复位后：指令队列空CS为FFFFH其它寄存器清零两种工作模式的公共引脚 RESET复位信号两种工作模式的公共引脚 其它CLK输入时钟信号VCC输入电源GND接地MN/MX最小/最大模式信号，输入。两种工作模式的公共引脚 其它CLK输入时钟信号与模式有关的引脚与模式有关的引脚最小模式下的引脚 INTA中断响应信号输出低电平有效最小模式下的引脚 INTA中断响应信号最小模式下的引脚

8、ALE地址锁存信号输出下降沿时锁存地址最小模式下的引脚 ALE地址锁存信号最小模式下的引脚 DEN数据允许信号输出，三态低电平有效最小模式下的引脚 DEN数据允许信号最小模式下的引脚 DT/R数据发送/接收控制信号输出，三态有效时控制数据传送方向最小模式下的引脚 DT/R数据发送/接收控制信号最小模式下的引脚 M/IO访问M或I/O控制信号输出，三态=1，访问M=0，访问I/O最小模式下的引脚 M/IO访问M或I/O控制信号最小模式下的引脚WR写信号输出，三态低电平有效有效时表示CPU正在写最小模式下的引脚WR写信号最小模式下的引脚HOLD和HLDAHOLD输入，总线保持请求信号HLDA输出，总线响应信号