单片机-08-并行扩展(冲突时的文件备份2015-11-17 00-59-45)

1、单片机原理及接口技术并行扩展技术单片机扩展的意义51单片机内部资源 4KB程序存储器 128B数据存储器 4个8位并行I/O接口够用吗？8.1 并行系统扩展概述并行扩展：利用单片机的并行I/O接口进行扩展的技术主要目的：扩充存储器容量和接口数量基本原理：利用三总线结构访问控制片外单元8.1.1 并行系统扩展能力存储器：16位地址总线决定了最大容量64KB（0000H-FFFFH)接口芯片：使用地址总线访问，用MOVX指令控制数据存储器51单片机程序存储器I/O接口芯片AD/DA 芯片逻辑运算芯片按键、显示、声音0551H0550H8551H8550H51单片机5001H5000H程序存储器数据

2、存储器2数据存储器1地址的概念：为了明确访问一个具体单元（如一个存储器字节），必须给每个单元赋予不同的编号，即地址。地址的产生：CPU每根地址线的电平有“0”和“1”两种状态，所有地址线上的每种电平组合视作一个地址。编址和译码: 通过硬件连线（辅以必要的逻辑器件）的方法，可以组合出不同的地址，并分配给不同的单元，能实现上述功能的电路称为地址译码电路。 8.1.3 存储器空间地址0550H = 0000 0101 0101 00008550H = 1000 0101 0101 0000P0P2编址的基本方法 用全部或部分地址线进行逻辑组合，组合得到的信号可代表一个或一段连续的地址单元译码的主要任

3、务 设计合适的逻辑电路组合出系统所需的地址信号编址/译码的目的给每个单元分配一个或多个地址，以便相互区别同一个单元可以有一个或几个乃至数K个地址一般不允许多个单元共用一个地址 编址与译码存储器寻址的特点 存储器芯片内部有若干存储单元（几K到几十M），而芯片有与其容量匹配的地址线.存储器芯片可根据地址线上电平的组合状态，自动选中相应的存储单元，即芯片本身可完成内部译码。芯片有片选端（/CE)决定是否使用该片器件61161.线选法编址线选法是一种用一根高位地址线直接选择一个芯片的寻址方法。首先将与需要地址单元数相匹配的低位地址线与器件的单元地址引脚相连：然后用剩余的高位地址线每根接一个器件的片选端

4、，用以选择器件。设器件内部有M个单元，则根据2KM可知应该用K根地址线选择其内部M个单元，于是一般将A0AK1与器件相连， AKA15用于选择不同芯片。对剩余高位地址线的理解要注意以下两点：如果系统中有若干个芯片内部有多个单元，并且分别连接了K1、K2KN根低位地址线，则剩余高位地址线16Max（K1，K2KN），如果系统中同时有数据存储器和程序存储器，则剩余高位地址线是分别计算的。线选法步骤存储器地址空间 设A11A13为“0”，则1# 6116内部2K个单元的地址为1000，0000，0000，0000B到1000，0111，1111，1111B，即8000H87FFH，2# 6116内部

5、2K个单元的地址为4000H47FFH。A15 A14 A0 A15 A14 . A01# 61161 0 ？00000000000 1 0 ？111111111112# 61160 1 ？00000000000 0 1 ？11111111111线选译码法特点电路简单，一般不需要额外的逻辑器件，但线选法有如下局限：使用时需要软件配合，以避免地址冲突由于高位地址线不能同时为低，造成地址空间浪费。（如果系统中器件较多，需要的地址单元较多时，不宜采用线选译码法）同上原因，64K地址空间中会有若干地址段不能使用，可用地址空间是不连续的。2 . (全地址)译码法 定义： 用高位地址线进行逻辑组合，得到互

6、斥的信号用于选择不同器件的方法称为全地址译码方法：同线选法，先用和单元数量相配的低位地址线连接，将剩余的高位地址线通过门电路及其它逻辑器件进行逻辑组合，得到不同时有效的组合逻辑信号，用每个组合信号选择一个器件。全地址译码法示意图 单片机A0A14U1 62256A0A14U2 62256 地址总线 A0A14 数据总线 D0D7A15CECE24译码器74LS139 用译码器74LS139实现片选38译码器74LS138 74138逻辑功能表416译码器74LS154 8.1.2 锁存器74373、74573、74273以及8282等都是常用的锁存器 将单片机低8位地址信号延长低8位地址输出时

7、，ALE高电平，tAVLL时间后，ALE变低，而ALE信号变低后，低8位地址信号还会保持tLLAX，即ALE信号的下降沿正好在低8位地址信号稳定期间，通过ALE的锁存作用，可将低8位地址信号延长至ALE信号的上升沿。低8位地址信号延长的解决办法把ALE与74373的G端相连，控制锁存状态切换；锁存器的/OE端接地，允许锁存信号输出；将低8位地址总线（P0口）与74373的输入D端相连，再把锁存器的Q端与存储器的低8位地址输入引脚对应连接。单片机原理及接口技术接口技术基础8.2 外部存储器扩展方法 为了能读取外部EPROM的每个单元的内容，须了解：单片机CPU在读外部程序存储器时会给出哪些信号这

8、些信号在时间上的相互关系（即单片机CPU读外部程序存储器的时序）；具体存储器芯片所需要的控制信号。 8.2.1 程序存储器单片机读外部程序存储器时序 CPU在一个机器周期内，会有两次取指令操作。如果指令在外部程序存储器中，则会两次读外部程序存储器，这两次读操作分别发生在S1状态的P2节拍和S4状态的P2节拍。 单片机读外部程序存储器的时序图 27xx程序存储器 /E或/CE片选/G或/OE输出允许/P编程脉冲VPP方 式Q0Q7001VCC读选中单元的内容输出011VCC输出禁止高阻状态1VCC未选中高阻状态01脉冲VPP编程数据输入001VPP校验数据输入1VPP编程禁止高阻状态2764EP

9、ROM 工作方式单片机时序与存储器信号的匹配1）将2764片选端/CE接地或接系统译码电路输出，保证存储器芯片能被选中，进入工作状态；2）将2764使能端 /OE端与单片机控制信号/PSEN相连，该信号为低时， /OE端端为低，使2764被选中单元的内容输出到引脚Q0Q7上；3）在/PSEN上升沿，单片机把P0口内容读入CPU，故将P0口与2764引脚Q0Q7对应相连，保证单片机读入的内容是从2764选中单元输出的指令码；上述工作已能完成！剩余问题：如何选中2764某一单元剩余问题及解决办法要求：单片机为了选中外部程序存储器的某一个单元，将在P2口和P0口上给出16位地址，应该: 将低13位地

10、址的送至2764芯片，以选择其内部某个单元， 将其余高位地址用于译码以选择其它芯片。问题：单片机地址输出方式不一样： 高8位地址从P2口输出，且在整个读操作期间有效； 低8位地址信号只保持一段时间，在读操作完成以前就消失了，不能满足存储器芯片对输入地址的要求，解决思路：如何将单片机低8位地址信号延长将单片机低8位地址信号延长ALE信号的下降沿正好在低8位地址信号稳定期间，通过ALE的锁存作用，可将低8位地址信号延长至ALE信号的上升沿。单片机扩展程序存储器的具体实现 单片机P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0 ALED7D6D5D4D3D2D1D0Q7Q6Q5Q4Q

11、3Q2Q1Q074373GD7D6D5D4D3D2D1D0A7A6A5A4A3A2A1A0VppVcc2764A12A11A10A9A8PP2.4P2.3P2.2P2.1P2.05V/PSEN（非） 外部程序存储器读选通信号：在读外部ROM时/PSEN低电平有效，以实现外部ROM单元的读操作1、内部ROM读取时，/PSEN不动作；2、外部ROM读取时，在每个机器周期会动作两次；3、外部RAM读取时，两个/PSEN脉冲被跳过不会输出；4、外接ROM时，与ROM的/OE脚相接。多片程序存储器扩展电路程序存储器扩展小结单片机为了能读取外部程序存储器给出了若干信号，且这些信号有严格的时序规定；一个存储

12、器芯片需要若干控制信号，信号之间同样有时序要求，正确合理利用单片机提供的信号，使其满足存储器芯片的要求，是扩展接口设计要完成的工作，单片机与存储器芯片之间的信号匹配要求决定了接口电路中每根线的连接方法 这是单片机程序存储器扩展技术的理论基础。8.2.2 数据存储器扩展 单片机读写外部数据存储器时序 MCS51单片机写外部数据存储器时序单片机读外部数据存储器采用MOVX A，Ri或MOVX A，DPTR指令，写外部数据存储器采用MOVX Ri，A或MOVX DPTR，A指令，不同的读写指令P0口将输出DPL或者Ri的内容，而P2口将输出DPH或特殊功能寄存器P2的内容。因为P0口是复用口，低8位

13、地址信号只保持一段时间，在数据完成读写前将消失；单片机在低8位地址信号有效期间，同样给出ALE信号，用于低8位地址信号的锁存，从而延长这组短周期信号；读外部数据存储器时，单片机给出了/RD信号，并在其上升沿读P0总线上的内容到CPU的A累加器；写外部数据存储器指令时，单片机给出了/WR信号，在写信号为低电平期间，将A累加器内容送至P0总线上。无论是读还是写外部数据存储器期间，/PSEN信号一直为高电平，因此将禁止外部程序存储器输出，保证外部数据存储器和外部程序存储器不会同时被选通而引起混乱，反之亦然。数据存储器6225662256 引脚定义引 脚功 能片选信号输入读信号输入写信号输入引 脚A0

14、A14I/O1I/O8VccVss功 能地址线数据线电源地I/O引脚高 阻高 阻数据输入数据输出模 式未选中 禁止输出读写62256工作模式及控制信号单片机外部数据存储器扩展接口电路 单片机P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0ALEP2.6P2.5P2.4P2.3P2.2P2.1P2.0D7D6D5D4D3D2D1D0Q7Q6Q5Q4Q3Q2Q1Q074373GD7D6D5D4D3D2D1D0A7A6A5A4A3A2A1A062256A14A13A12A11A10A9A88.2.3 存储器综合扩展 A7.A0A12.A8D7.D0P0口ALEP26.P20单片机A7

15、.A0A14.A8D7.D062256WE_CE2764DGQ373其他型号存储器24Cxx系列EEPROMFlash存储器扩展 Flash存储器在EPROM和EEPROM的技术基础上发展起来的一种可擦除、非易失性存储元件特点：存取速度快且容量相当大，内部数据在不加电的情况下能保持10年以上信息擦除和重写速度一般为几十微秒，常用的有Intel、Winbond、Sumsung等公司生产的各型Flash存储器。 单片机原理及接口技术I/O接口技术8.3 外部I/O接口的扩展方法存储器扩展和I/O扩展本质上一样，都使用MOVX指令，即将外部I/O视作片外RAM来访问。区别：前者完成的是计算机系统本身

16、的扩展，而后者是实现和外设的连接，是测控中必须解决的问题；存储器芯片内部一般有数千个单元，若干地址线，而I/O设备一般只有少数几个或者一个单元，只有一、两根地址线甚至没有专门的地址线。故地址线和译码信号的连接上有较大的不同。 接口应有的功能： 通过地址译码实现对不同设备的选择； 设置数据的寄存、缓冲逻辑，解决CPU与外设之间的速度差异 （74LS273/74LS244)；进行数据格式的转换，如串并相互转换； 协调CPU和外设在信号类型和电平的差异； 协调数据读写时序； 设置中断和DMA控制逻辑等9.2.2 8255接口芯片及其应用 8255是Intel公司开发的8位通用I/O接口芯片，内部具有

17、3个8位I/O口，分别称为PA口、PB口和PC口通过设置控制字，3个口可工作于基本I/O方式、选通I/O方式和双向总线等3种方式3个口都可工作于I/O方式，另两种方式，3个口情况有所不同 8255内部结构A组数据总线缓冲器内部控制线内部数据线D0D7A组控制端口AB组控制端口B端口C低4位读写控制逻辑PC0PC3PB0PB7PC4PC7PA0PA7端口C高4位B组A0A1RST8255的控制字 8255有两个控制字，一个用来选择IO端口的工作方式，称为工作方式控制字；另一个用来控制PC口的每一位，称为PC口位控制字。两个控制字共用一个内部寄存器地址，即A1A011，控制字最高位作为标识位，用于

18、区分不同的控制字：当D71时，写入的是工作方式控制字；当D70时，对PC口位控制字进行操作。读/写控制逻辑电路 功能：根据CPU发来有关控制信号选择内部寄存器完成与CPU之间的数据交换，RESET信号实现对8255内部寄存器单元的复位。 工作方式控制 8255内部有两个工作方式控制电路A组控制电路，B组控制电路，两个控制电路共用一个控制命令寄存器。A组由PA口和PC口的上半部分（PC7PC4）组成，由A组控制电路控制；B组由PB口和PC口的下半部分（PC3PC0）组成，由B组控制电路控制。8255结构输入/输出端口：PA、PB、PC口都是具有数据输出锁存/缓冲和数据输入锁存功能的8位并行口。通

19、常情况下：PA口和PB口作为数据输入/输出口，PC口作为控制/联络端口使用。1.工作方式控制字 2. PC口位控制字 8255的工作方式 方式0基本输入/输出 PA、PB和PC都可工作于方式0，3个口的每一位都可以独立地设置为输入或输出口。CPU可用无条件读写方式与8255交换数据，适用于键盘、发光二极管等不需应答的无条件传输输出的数据锁存于相应端口，输入数据不锁存。2. 方式1选通输入/输出三个端口分成A、B两组，A组：由PA口和PC口的高4位组成；B组：由PB口和PC口的低4位组成。PA、PB - 传输数据PC - 分别作为PA、PB口与CPU以及PA、PB口与外设之间的联络信号。适用于需

20、要应答联络信号的有条件数据传输情况（打印机）3.方式2双向选通输入/输出只有PA口可以工作于方式2，需要5根PC口线（PC3PC7）作为控制联络线。方式2与方式1的区别在于：方式1是单向的，而PA口工作于方式2时，既可输入数据也可输出数据，且输入和输出均带有锁存。PA口工作于方式2时需要5根控制联络线，由于PC口不能再提供5根信号线供PB口使用，因而PB口不能工作于方式2。 选通方式下，PC口控制联络信号定义/STB (低电平有效) 外部向8255发送的选通输入信号，表示正由外向内发送数据；IBF (高电平有效) 外设到8255输入缓冲已满标志，高电平表示8255已接到外部信号，但CPU还未反应。如已读取则IBF变为低电平