FPGA的数字幅频均衡功率放大器的解决方案_第1页
FPGA的数字幅频均衡功率放大器的解决方案_第2页
FPGA的数字幅频均衡功率放大器的解决方案_第3页
FPGA的数字幅频均衡功率放大器的解决方案_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、【Word版本下载可任意编辑】 FPGA的数字幅频均衡功率放大器的解决方案 提出了一种基于FPGA 的数字幅频均衡功率放大器的设计方案。系统在完成基于AD620前级小信号放大电路设计的根底上,分析了阻带网络的幅频特性;结合分析结果与FIR 滤波算法给出了相应的滤波器组成方案。后级功率放大电路采用分立MOS 管实现。 在现代通信系统中,码间干扰是制约通信质量的重要因素。为了减小码间干扰,需要对信道开展适当的补偿,以减小误码率,提高通信质量,接收机中能够补偿或减小接收信号码间干扰的补偿器称为均衡器。本文提出了一种基于FPGA 的数字幅频均衡功率放大器的解决方案。 1 系统总体设计 本文设计了一种数

2、字信号幅频均衡功率放大器的实现方案。设计主要由四个模块组成。分别为小信号放大,带阻网络衰减,数字信号幅度的均衡处理以及功率放大。其中小信号放大部分由精细度高、噪音系数小的运算放大器AD620 实现;数字信号处理部分以FPGA 为处理,辅助以A/D、D/A 模块开展模拟信号和数字信号的转换;末级功放电路采用分立的MOS管来实现。 2 硬件电路设计 2.1 前置放大电路设计 前置小信号放大器利用低功耗高精度的仪表运放AD620,在运放1 管脚和8 管脚之间介入可变电阻来实现增益可控,以满足题目中要求放大倍数不小于400 倍。前级放大电路如图1所示。根据AD620 的内部构造,其增益表达式如下: A

3、u=(R1+R2)/RG+1=49.4k / RG+1,其中,RG 的单位为k 。 图1 AD620 放大电路 2.2 带阻网络的计算 阻带网络电路(详见赛题)。根据基尔霍夫定律: I1=I2+I3 (1) U1= I1Z1+I3Z3 (2) I3Z3= I2Z2+ U2 (3) U2= I2RL=600*I2 (4) 由式(1)(2)(3)(4)得U1 、U2 的关系: (其中,Z1、 Z2 、Z3 分别为各谐振网络的总阻抗) 采用Tina 仿真软件中的Signal Analyzer 测得带阻网络输出信号的幅频特性如图2 所示。 图2 带阻网络输出信号的幅频特性 2.3 数字信号均衡处理模块

4、电路设计 均衡技术的实质是在某种优化规则下完成随机信号的滤波。因此信号的幅频均衡问题即转变为滤波器的设计问题。在大多数使用均衡器的通信系统中,信道特性是未知的;并且在许多情况下,信道响应是时变的,在这种情况下,应将均衡器设计成对信道响应是可调的;对时变信道,应设计成对信道响应的时变是自适应的。所以自适应均衡器在通信系统中得到普遍应用。但本赛题中,因为其采用带阻网络模拟实际的信道,但带阻网络中所有器件参数均为固定值,不存在时变问题,故设计的滤波器系数无需自适应。 均衡模块采用Altera 公司的CycloneII 系列FPGA 作为信号滤波处理的; A/D 转换模块采用TI 的高速8 位A/D

5、转换器TLC5540,它的转换速率可达每秒40 兆字节;D/A 模块采用10 位高速转换芯片THS5651。 为实现对如图2 所示的衰减开展补偿,均衡模块采用了截止频率均为400HZ 的低通滤波器和高通滤波器的叠加。滤波器组原理图如图3 所示。 2.4 功率放大电路设计 根据题目要求,末级功率放大电路采用分立的大功率MOS 管实现,与分立的OCL 低功放相比,MOS 管功放具有激励功率小,输出功率大,输出漏极电流具有负温度系数,安全可靠,且有工作频率高,偏置简单等优点。电路如图3所示,以运放的输出作为OCL 的输入,到达抑制零点漂移的效果。此方案中用三极管来驱动MOS 管,集基极间的电容C4、

6、C5 为高频防振电容。(注:图中数据为参考数值) 图3 MOS 管功率放大器 实际功率低于这个值,通过测量来计算出电路的效率。 3 软件设计 Altera 提供了基于Matlab、DSP Builder 的数字滤波器设计方法。使用DSP Builder可以方便地在图形化环境中设计FIR 滤波器,而且滤波器系数可以通过Matlab 的滤波器设计工具FDATool 计算完成。本文中采用直接I 型来实现该FIR 滤波器。首先设计一个系数可变的4 阶FIR 滤波器节。然后再通过不断的调用FIR 滤波器节,级联起来,从而完成高阶滤波器设计。 4 实验结果与结论 图4 singaltap 测试结果 图 4 为采用嵌入式逻辑分析仪SingalTap 得到的测试结果。其中,XIN 为由A/D 采样得到的输入信号,YOUT 为经过均衡程序处理过的输出信号。从输出YOUT 可明显观测到程序对输入信号作出了补偿,去除了噪声,稳定了波形,起到了均衡信号的作用。本设计充分利用 FPGA 在数字

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论