3时序逻辑电路_第1页
3时序逻辑电路_第2页
3时序逻辑电路_第3页
3时序逻辑电路_第4页
3时序逻辑电路_第5页
已阅读5页，还剩4页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、实验三、时序逻辑电路一、实验目的 1.掌握中规模集成计数器74LS161、 的逻辑功能和使用方法。 2.掌握中规模集成电路构成任意进制计数器的方法。174LS161四位二进制同步计数器（异步清除）74LS161为带预置功能的二进制同步计数器，其功能表见表，外引线排列图见图,15脚为进位输出端。从功能表中可看到，当Cr=0时，CP端无论有无脉冲，计数器立即清零，因此是异步清除。当LD=0时，计数器随着CP脉冲的到来被置数，属同步置数。二、实验原理2用74LS161构成六进制计数器 如用反馈清零法，则计数器如图（a）所示连线，当Q3Q2Q1Q0 =0110时，通过反馈线强制计数器清零。由于0110

2、状态只是瞬时过渡状态，因此，随着CP脉冲的到来，计数器的状态依次是0，1，2，3，4，5，0构成六进制计数器。图（b）是用反馈置数法构成的七进制计数器，当Q3Q2Q1Q0=0110时，LD=0，此时，计数器的输出仍是0110，当下一个即第7个CP脉冲到来时，计数器才被置数，Q3Q2Q1Q0=D3D2D1D0=0000，计数器输出为0。3三、实验内容测试74LS161的逻辑功能。2. 用74LS161设计一个任意进制计数器 用异步清零或同步置数法实现10进制加法计数器，在CP端接入2HZ脉冲信号，并将4位输出端信号Q3Q0送到译码显示电路，（见图3.12),观察数码管显示数字情况。3.在CP端接入1KHZ脉冲信号，用示波器分别测量CP、QA的波形，QA、QB的波形，QB、QC的波形，QC、QD的波形，并对应画下来，比较它们的时序关系。（电类） 4测试74LS161的逻辑功能。5反馈清零12进制6用161实现任何进制：7四、设计性实验任务及要求 （选做）五、

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论