专业课课件计算机逻辑

1、2 逻辑函数与门网络 2.1 逻辑代数的基本知识2.2 逻辑函数及其描述方法2.3 门电路的基本知识2.5 组合逻辑电路2. 6 组合逻辑电路的设计2. 7 可编程逻辑器件（Programmable Logic Device, PLD)2. 8 电子设计自动化与逻辑模拟2.9 门网络的竞争与险象2.10 故障检测与可测试设计2.1 逻辑代数的基本知识逻辑代数（布尔代数），处理命题之间的逻辑关系的代数系统。二值逻辑：任何逻辑命题只有真（True)和假（False)两个可能。 常用数码1和0表示，1-真，0-假。 逻辑代数中的1和0是逻辑常量，它们不具备数的性质，无大、小、正、负之分，仅仅表示真、

2、假两个相反的逻辑状态。 数字电路主要表现为高电平、低电平，正好与二值逻辑相一致。2.1.1 逻辑代数的基本运算三种基本运算：非（NOT）、与（AND）、或（OR） 2.2.1.1 非逻辑、非运算 非就是否定。变量A的非或反用符号A，读作“A非” 。非门或反相器NOTAA0110非逻辑真值表AL=A2.1.1.2 与逻辑、与运算与逻辑: 所有前提皆为真，结论才为真。与逻辑定义为逻辑乘法，有L=AB，或AB或AB。与逻辑真值表逻辑常量与运算规则0 0=00 1=1 0=01 1=1变量与常量相乘及变量与变量相乘规则A 0=0A1=AA A=AA A=0A A A=A与门AND&A BA B0 0

3、00 101 001 11L=ABAB 2.1.1.3 或逻辑、或运算或逻辑: 若一个或一个以上前提为真，则结论为真。或逻辑定义为逻辑加法，有L=A+B。A BA+B0 0 00 111 011 11或逻辑真值表逻辑常量或运算规则0 + 0=00 + 1=1+ 0=11 + 1=1变量与常量相加及变量与变量相加规则A +0=AA+1=1A +A=AA +A=1A +A +A=A或门1与、非、或三种运算的优先顺序为非、与、或。ABL=A+B 2.1.2 逻辑代数的基本定律2.1.3 逻辑代数的基本规则2.1.3.1 置换规则置换规则表明，对于逻辑等式中的任一变量X，若将所有出现它的地方都用逻辑函

4、数G置换，等式仍然成立。但须注意，必须对等式中所有的变量X都施行置换。2.1.3.2 对偶(Dual)规则对偶规则表明，对于任一逻辑函数F=f(X1,X2,Xn)，只要对它的表达式中所有的逻辑常量和逻辑符号分别作1与0、+与的对换，得到的新函数就是原函数F的对偶函数F。原函数所具有的一切性质，其对偶函数同样具备。应用对偶规则时应该注意以下几点：（1）上述变换必须对所有的逻辑常量、逻辑符号施行，不能遗漏；（2）必须保持原函数变量之间的运算顺序不变。2.1.3.3 反演（Invert)规则反演规则表明，对何逻辑函数F=f(X1,X2,Xn)，只要将它的表达式中所有的逻辑常量、逻辑符号和逻辑变量分别

5、作1与0、+与，Xi与Xi的对换，得到的新逻辑表达式就是原函数F的反函数F。在应用反演规则时应注意：（1）上述变换必须对所有的逻辑常量、逻辑符号和逻辑变量施行，不能遗漏；（2）必须保持原函数变量之间的运算顺序不变，必要时可添加括号；（3） Xi与Xi之间的互换只对逻辑变量有效。F对偶规则和F反演规则是两个完全不同的概念，除了各自的演化规则不同，反函数F是原函数F的补，它们是同一逻辑问题的两个表现形式，符合互补律F+F=1；而F和对偶函数F是两个互相独立的函数，只是形式上对偶。逻辑代数的基本定律1）交换律：ABB A ABBA2）结合律：A (B C）（A B) C A+(B+C)=(A+B)+

6、C3）分配律：A (B+C)=A B+A C A+B C=(A+B) (A+C)4）重叠律：A AA，AAA5）吸收律：A (AB)A A+A B=A6）互补律：A A0 AA=17）反演律：A BA+B A+B=A B2.1.4 逻辑代数的常用公式1. 并项公式 A B + A B = B2. 消冗余因子公式 A + A B = A + B3. 消冗余项公式 A B + A C + B C = A B + A C 推论 A B + A C + B C D = A B + A C2.1.5 逻辑运算的完备集 一个代数系统，如果仅用它所定义的运算中的某一组就能实现所有的运算，则这一组运算是完备的

7、，称为完备集。 常见门电路1)反相器2)与非门AL0110ABL0010111011103) 或非门ABL0010101001104) 与或非门6）异或非门ABL0010101001115) 异或门ABL0000111011102.2 逻辑函数及其描述方法例：运动员举扛铃，三名裁判A、B、C，设同意为“1”，不同意为“0”，二名裁判同意，判试举成功，F1；否则，判试举失败，F0。则试举成功与否，与三名裁判的逻辑关系为：2.2.1 逻辑表达式不唯一性!F=AB+BC+AC+ABC =AB+BC+AC =(A+B)(B+C)(A+C)2.2.2 逻辑图2.2.3 真值表 真值表的左边是自变量的取值

8、组合，右边是函数值。 真值表要穷举函数所有情况。左边各行通常按二进制顺序排列。 2.2.4 卡诺图将函数的坐标分组，并按水平和垂直两个方向排列，其中多变量坐标按循环码（即相邻码只有一位不同）排列的一种称为卡诺图。而函数值仍按坐标的位置逐个填入（通常只在函数等于1的方块内填1，而函数等于0的方块内不填）。 ABCF00000010010001111000101111011111唯一性000111100001010111BCA唯一性七段译码ABCDabcdefg000000010010001101000101011001111000100111111100110000110110111110011

9、11001110110111011111111000011111111111011CDAB00011110001011011111111011a定义：设逻辑关系为变量的与或表达式，若与项中每个变量（以原变量或反变量形式）最多出现一次，则该与项称为最小项，用符号mi 表示。有n个逻辑变量，就有2n个最小项。采用最小项，逻辑关系可表示为：2.2.5 标准表达式ABC最小项最小项符号函数符号函数值000m0f00001m1f10010m2f20011m3f31100m4f40101m5f51110m6f61111m7f71F=m3 +m5+m6+m7“1”项之和1定义：设逻辑关系为变量的或与表达式，

10、若与项中每个变量（以原变量或反变量形式）最多出现一次，则该与项称为最大项，用符号Mi 表示。有n个逻辑变量，就有2n个最大项。采用最大项，逻辑关系可表示为：2.2.6 最大项及逻辑表达式ABC最大项最大项符号函数符号函数值000M0f00001M1f10010M2f20011M3f31100M4f40101M5f51110M6f61111M7f710F=M3 M5M6M7“0”项之积2.2.7 非完全定义逻辑用“”项表示，可视为“1”，也可视为“0”。最小项与最大项 等价！2.3 门电路的基本知识2.3.1 正逻辑与负逻辑在逻辑电路中，如果用高电平代表逻辑1，低电平代表逻辑0，称为正逻辑(Po

11、sitive Logic)；反之，称为负逻辑(Negative Logic)。2.3.2 非门的电路模型开关S：下拉开关；电阻RL：上拉电阻；开关是门电路最基本的原理，电阻分压公式是一切门电路皆适用的公式。非门(反相器)传输特性：2.3.3 其他门电路与非门的电路模型&或非门的电路模型12.3.4 门电路的主要技术要求2.3.4.1 逻辑电平稳定在不同的电路系统中，逻辑电平的具体数值是不同的。在实际工程中，不同类型的电路（指工艺而言）是不能混用的，必须同时使用时，在两种电路间必须加电平转换电路。2.3.4.2 功耗小门电路的功耗指门电路工作时消耗的功率，该值越小越好。门电路的功耗分静态和动态两

12、类。高频时，动态功耗可能上升到主导地位。2.3.4.3 工作速度高输入、输出波形的半幅值点作为讨论的依据。门电路的性能用平均延迟时间来衡量，其定义为： tPHL+ tPLHTpd= 2实际输出为VOL=(IRU +IOL)rs为了保证输出电压不高于VOLmax， VOLmax-IRUrs应有 IOLmax= rsrS为开关导通电阻2.3.4.4 抗干扰能力干扰容限VN，也称干扰裕度，是表征门电路抗输入干扰的重要指标。门电路在输入低电平工作时能承受的干扰幅度是 VNL=VILmax - VOLmax门电路在输入高电平工作时能承受的干扰幅度是 VNH=VOHmin - VIHmin2.3.4.5

13、负载（Load）能力强实际输出为VO=VCC-IOHRU为了保证输出电压不低于VOHmin， VCC-VOHmin应有 IOHmax= RU2.4 逻辑函数的简化2.4.1 逻辑简化的意义和标准 逻辑简化的标准有多种，较常用的一种是要求简化的结果与-或式中与项最少且每项的变量数最少，该标准对应于电路就是所用的门最少，且每个门的输入端最少。2.4.2 公式法简化 F(A,B,C)=m(3,5,6,7) =ABC+ABC+ABC+ABC =BC+AC+AB2.4.3 卡诺图法简化 F(A,B,C)=BC+AC+ABBCA000111100001010111（1）相邻两块（包括每行的两端，每列的两端

14、）可以合并，消去一个互补的变量；（2）相邻四块（包括一个大方块，一行，一列，相邻两行的两端，相邻两列的两端，4变量卡诺图的四角）可以合并，消去两个互补的变量；（3）相邻8块（包括四变量卡诺图中上、下两行）可以合并，消去三个互补的变量；F=m(0,1,2,4,5,7,9)=ABD+ABD+BCD+BCD简化标准：（1）卡诺圈越少越好；（2）卡诺圈越大越好；（3）不能重复。2.5 组合逻辑电路2.5.1 组合逻辑电路的定义与特点组合逻辑电路（Combinational Logic Circuit)又称门网络（Gate Network)，它由若干门电路级联而成（无反馈）。组合逻辑电路特点： 电路某一

15、时刻的输出仅由当时的输入取值组合决定，而与过去的输入情况无关。图2.32全加器 p55 图2.36 全加器电路及逻辑符号 p58A B CiCo S0 0 00 00 0 10 10 1 00 10 1 11 01 0 00 110 11 01 1 01 01 1 11 1Minterm全加器真值表图2.33门网络框图2.5.2 组合逻辑电路的分析异或电路 2.5.3 用混合逻辑电路图的方法描述组合逻辑电路高、低电平有效的含义由于匹配线与匹配线、失配线与失配线是相互等效的，所以一条连接线的两端可以同时加上小圆圈或同时去掉小圆圈，也可以将一个小圆圈从线的一端移到另一端。此规则对变量也适用。2.5

16、.5 几种常用的组合逻辑模块2.5.5.1 编码器（Encoder) 编码器（Encoder)就是对某个信号指定一组代码。编码器应是一个m输入n输出的门网络（ ),其通用限定符为X/Y。这里的输入X是m个需要编码的信号，在这些信号中通常只允许一个有效，即只能对其中一个信号编码，而输出Y是一组n位的代码，这n位数码是共同有效的，所以编码器的特征可以用“一多”来概括。图2.4342编码器p.62图2.4583编码器74148p.642.5.5.2 译码器（Decoder)译码（Decoder)是编码的逆过程，就是将一组代码还原成原来的信息。译码器可以看做是最小项发生器。推广到一般情况，译码器是一个

17、n输入m输出的网络，n个输入组成一组代码（最多有2 组），而m个输出各代表这些代码所对应的信息（m=2 ），从逻辑函数的角度看，这是一个n输入m输出的函数，每个输出代表函数的一个最小项。nn3-8译码器74138p.68图2.50 4-16译码器图2.51 5-32译码器例：用3-8译码器、8-3编码器完成 3位二进制码循环码转换二进制循环码0000010100111001011101110000010110101101111011002.5.5.3 数据选择器（MUX)数据选择器实际上一个与-或电路8路输入数据各通过一个与门送入，每个门的通断受一个控制码控制，每输入一个控制码，只有一个与门被

18、选通，输入为8个与门送入的信号之“或”。741512.5.5.4 数据分配器（DMUX)数据分配器是将从总线来的数据分配给若干终端中的一个，所以它也等效于一个单刀多掷开关，只是方向相反。2. 6 组合逻辑电路的设计 设计是分析的逆过程。设计一个组合逻辑电路就是从所要求实现的功能出发，到设计出门网络的逻辑图为止。2.6.1. 最小化设计要求设计出的电路最简单Binary码/Gray码 转换真值表Binary码/Gray码 转换卡诺图逻辑表达式：Binary码/Gray码 转换四舍五入四舍五入2.6.2. 标准化设计2.6.2.1 用集成译码器设计2.6.2.2 用数据选择器设计方法：将逻辑函数的

19、输入变量作为数据选择器的控制码加到其控制码输入端（注意输入变量的排列次序，首变量必须加在控制码的最高有效位上），并将逻辑函数的函数值按其对应的输入组合的编号依次加到数据选择器的各个数据输入端。四舍五入四舍五入(降维)图2.67 p822. 7 可编程逻辑器件（Programmable Logic Device, PLD)大规模集成存储器（如只读存储器ROM）的基本模式：一个n个输入m个输出的门网络，可用n个输入变量通过2 个n输入的与门生成2 个最小项，再根据m个输出函数的标准表达式用m个或门将这些最小项选择相加，得到m个输出。实际制作时，总是将这些与门和或门有规则的排列，做成阵列形式，所以在

20、ROM中有与、或两个阵列，与阵列的任务上生成2 个最小项，因而是固定的。nnPLA（可编程逻辑阵列Programmable Logic Array)的器件，其特点是与阵列和或阵列一样也是可以编程的。PAL（可编程阵列逻辑Programmable Array Logic)，又称固定或阵列，其特点是或阵列固定，与阵列可编程。图2.68 p83图2.69 p84图2.71 p83利用最小项进行PLD设计2. 8 电子设计自动化与逻辑模拟2. 8.1 ASIC概述ASIC是为某个数字系统专用的大规模或超大规模集成电路。2. 8.2 PLD的开发过程2. 8.3 逻辑仿真逻辑仿真是在计算机中对所建立的电

21、路模型测试（Test)，通常可分为功能仿真（Function Simulation)和时序仿真（Time Simulation)。前者主要验证电路的逻辑是否正确，后者还要检查电路的延时是否符合要求，有无不正常现象。2. 8.3.1 功能仿真功能仿真：将电路中各元件都看做无延时或等延时的，仿真可以以一种“下一事件”方式进行，该方式的主要精神是从测试信号输入开始，严格按照信号流的顺序逐点的对网表中的个节点进行计算，直至求得电路输出端的最后输出值。而在求值过程中，若某个点的逻辑值发生了变化，则称为是一个事件（Event)，因为有了事件，就需要对其负载(Load)节点的逻辑值，即下一事件进行计算；而若本节点的逻辑值未发生变化，就不成其为事件，也就不需要计算