7位伪随机码发生器设计_第1页
7位伪随机码发生器设计_第2页
7位伪随机码发生器设计_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、南昌大学实验报告学生姓名： 学号： 专业班级： 电子092班实验类型：口验证综合 设计口创新 实验日期：实验成绩：课题一 7位伪随机码发生器设计一、实验目的1、了解数字信号的波形特点；、掌握 D 触发器延时设计数字电路的原理及方法；、熟悉 Multisim 10.0 软件的使用。二、设计要求设计一个7 位伪随机码发生器，输出相对码，要求输出的波形没有毛刺和抖动，波形稳 定效果好。三、实验原理与仿真电路要产生7位伪随机码，根据M=2n-1=7，所以n=3，需要3个D触发器，在32KHz正弦波 或方波的时钟信号触发下，第三个 D 触发器输出端产生1 1 100 10的 7位伪随机绝对码。由于 要输

2、出相对码，故须将a与b异或产生b信号（0100011）,这里用到了第四个D触发器, nn-1n电路如下：其中函数信号发生器产生32KHz正弦信号，D触发器的U2A的5脚输出7位伪随机绝对码，U3A异或门输出的信号为b,输入的两个信号分别为a和b 。用逻辑分析仪可以观察信 nnn-1号a和b的波形。nn-1四、实验波形如图，最上方波形为7为伪随机绝对码，中间的为7位伪随机相对码，波形无延时，稳 定。达到实验设计要求。期 Logic Analyzer-XLAlTime (S)i n iTeralTeraSTans斗Tera510Tera7Tera STeraSTeralOTaznllTeral2Teral3Tn 14Teral5TeralSC1.0ck BitdKk QiTrisQua五、实验心得与体会 通过本次设计实验，复习巩固了数字电路逻辑设计的知识，对于 D 触发器延时有了更进一步的认识，

人人文库> 全部分类> 行业资料 > 机电工程

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论