电工学第11章汇编

1、第12章组合逻辑电路第12章 组合逻辑电路12.1数字电路的基础知识12.2基本逻辑关系和集成基本门电路12.3组合逻辑电路分析12.4组合逻辑电路设计12.5 编码器12.5 译码器教学目标和要求1.基本逻辑和基本门电路的基础知识，2.组合逻辑电路的分析，3.组合逻辑电路的设计。重点与难点1.逻辑关系的表示方法。 2.逻辑代数及组合逻辑电路化简。3.组合逻辑电路的分析、设计方法。 数字电路的基础知识 数字信号和模拟信号电子电路中的信号模拟信号数字信号时间连续的信号时间和幅度都是离散的例：正弦波信号、锯齿波信号等。例：产品数量的统计、数字表盘的读数、数字电路信号等。模拟信号tV(t)tV(t)

2、数字信号高电平低电平上升沿下降沿模拟电路主要研究：输入、输出信号间的大小、相位、失真等方面的关系。主要采用电路分析方法，动态性能用微变等效电路分析。在模拟电路中，晶体管一般工作在线性放大区；在数字电路中，三极管工作在开关状态，即工作在饱和区和截止区。 数字电路主要研究：电路输出、输入间的逻辑关系。主要的工具是逻辑代数，电路的功能用真值表、逻辑表达式及波形图表示。模拟电路与数字电路比较1.电路的特点2.研究的内容数字电路研究的问题基本电路元件基本数字电路 逻辑门电路 触发器 组合逻辑电路 时序电路（寄存器、计数器、脉冲发生器、 脉冲整形电路）概述门电路的作用：是用以实现逻辑关系的电子电路，与基本

3、逻辑关系相对应。门电路的主要类型：与门、或门、与非门、或非门、异或门等。门电路的输出状态与赋值对应关系：正逻辑：高电位对应“1”；低电位对应“0”。混合逻辑：输入用正逻辑、输出用负逻辑；或者输入用负逻辑、输出用正逻辑。一般采用正逻辑负逻辑：高电位对应“0”；低电位对应“1”。基本逻辑关系：与 ( and )、或 (or ) 非 ( not )。11.2基本逻辑关系和集成基本门电路一、“与”逻辑与逻辑：决定事件发生的各条件中，所有条件都具备，事件才会发生（成立）。规定: 开关合为逻辑“1” 开关断为逻辑“0” 灯亮为逻辑“1” 灯灭为逻辑“0” EFABC逻辑关系广泛存在自然界，如上图，或门锁。

4、&ABCF逻辑门符号：AFBC00001000010011000010101001101111逻辑式：F=ABC逻辑乘法逻辑与真值表EFABC真值表特点: 任0 则0, 全1则1与逻辑运算规则：0 0=0 0 1=01 0=0 1 1=1ABF二、 “或”逻辑AEFBC或逻辑：决定事件发生的各条件中，有一个或一个以上的条件具备，事件就会发生（成立）。规定: 开关合为逻辑“1” 开关断为逻辑“0” 灯亮为逻辑“1” 灯灭为逻辑“0” AFBC00001001010111010011101101111111真值表真值表特点: 任1 则1, 全0则01ABCF逻辑门符号：逻辑式：F=A+B+C逻辑加

5、法逻辑或AEFBC或逻辑运算规则:0+0=0 0+1=11+0=1 1+1=1ABF三、 “非”逻辑“非”逻辑：决定事件发生的条件只有一个，条件不具备时事件发生（成立），条件具备时事件不发生。规定: 开关合为逻辑“1” 开关断为逻辑“0” 灯亮为逻辑“1” 灯灭为逻辑“0” AEFR逻辑门符号：逻辑非逻辑反AF0110真值表AEFR真值表特点: 1则0, 0则1。逻辑式：运算规则：AF1AF&F与非门ABF001011101110逻辑式：BAE1E2E3公用总线=三态门主要作为门电路与总线间的接口电路。三态与非门工作时，E1、E2、E3分时接入高电平。避免普通与非门在输出电平不同时共用信号线短

6、路。减少信号线数目。加了一个用使能端E控制,使门电路与公用总线之间相当于开路的高阻状态，&ABF符号功能表三态门的符号及功能表&ABF符号功能表使能端高电平起作用使能端低电平起作用11.3 组合逻辑电路的分析数字电路要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0和1，中间值没有意义。0和1表示两个对立的逻辑状态。例如：电位的低高（0表示低电位，1表示高电位）、开关的开合等。组合逻辑电路是由门电路组成，门电路输出电平的高低仅取决于当时的输入,与以前的输出无关,是无记忆的逻辑部件，相

7、应的组合电路也是无记忆电路。其分析是在已知电路结构时,研究输入和输出间的逻辑关系。11.3.1 逻辑代数的运算规律一、自等律二、0-1律三、重叠律A+0=AA 1=AA+1=1A 0=0A+A=AA A=A普通代数不适用!普通代数不适用!四、互补律五、复原律普通代数不适用!普通代数不适用!六、交换律七、结合律A+B=B+AA B=B AA+(B+C)=(A+B)+C=(A+C)+BA (B C)=(A B) C八、分配律A(B+C)=A B+A CA+B C=(A+B)(A+C)普通代数不适用!求证: （分配律第2条） A+BC=(A+B)(A+C)证明:右边 =(A+B)(A+C)=AA+A

8、B+AC+BC ; 分配律=A +A(B+C)+BC ; 结合律 , AA=A=A(1+B+C)+BC ; 结合律=A 1+BC ; 1+B+C=1=A+BC ; A 1=A=左边九、吸收律1.原变量的吸收：A+AB=A证明：A+AB=A(1+B)=A1=A利用运算规则可以对逻辑式进行化简。例如：被吸收A（A+B）=A证明：A（A+B）=A+AB=A（1+B）=A1=A2.反变量的吸收：证明：例如：被吸收长中含反，去掉反。十、反演定律可以用列真值表的方法验证：德 摩根 (De Morgan)定律：A&AB&A&B&AA=A=FAB=A B=FAB= A + B=A+BFP32811.3.3 组

9、合逻辑电路分析1. 由给定的逻辑图逐级写出逻辑关系表达式。分析步骤：2. 用逻辑代数对逻辑表达式进行化简。3. 列出输入输出状态表（真值表）并得出结论。逻辑图逻辑式运用逻辑代数化简真值表分析功能例1：分析下图的逻辑功能。 &AB真值表特点：输入相同为“0”； 输入不同为“1”。异或门考虑A、B所有组合，用二进制加1法列真值表=1ABF=1ABF同或门真值表A B F 0 0 10 1 01 0 01 1 1 1&AB+5V例2：密码锁 CD&S1KF1开锁F2报警所以密码为1001，错了报警。S断开F1、F2都为零，不工作。11.4 组合逻辑电路设计1. 指定实际问题的逻辑含义，列出真值表。设

10、计步骤：3. 用逻辑代数对逻辑表达式进行化简。2. 列出输入输出状态表并得出逻辑表达式。逻辑要求逻辑状态表逻辑式运用逻辑代数化简逻辑图接线图4. 画出逻辑图。 找到真值表中输出为1的行，把输入变量为1的写成原变量；为0的写成反变量，并把这些变量写成“与乘”因子式，再将各输出为1的“与乘因子式”逐个“或加”，就得到总的“与或逻辑表达式”。设定变量： 设计举例 例1 设计一个供A、B、C三人表决用的逻辑电路，要求表决结果用Y表示。解输入 A、B、C 用对应的开关，输出 Y用灯表示。A、B、C = 1 （通） 表示 同意Y = 1(亮)表示 输入信号中多数同意1. 逻辑抽象A、B、C = 0 （断）

11、 表示 不同意否则，Y = 0 （暗） 。3. 写输出表达式并化简上式为最简与或式上式为最简与非-与非式ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101112. 列真值表4. 画逻辑图 用与门和或门实现ABYC&1& 用与非门实现&加法器1 1 0 11 0 0 1+举例：A=1101, B=1001， 计算A+B。011010011加法运算的基本规则：(1) 逢二进一。(2) 最低位是两个数最低位的叠加，不需考虑进位。(3) 其余各位都是三个数相加，包括加数、加数和低位来的进位。(4) 任何位相加都产生两个结果：本位和、向高位的进位。用半加

12、器实现用全加器实现一、半加器半加运算不考虑从低位来的进位。设： A-加数；B-加数；S-本位和；C-进位。真值表有两个输出。由真值表得到与或表达式。并且进行变换。逻辑图ABCS逻辑符号=1&ABSCCO二、全加器：an-加数；bn-加数；cn-1-低位的进位；sn-本位和；cn-进位。真值表半加和：所以，全加和：anbncn-1sncn逻辑图逻辑符号1anbncn-1sncn同或P310异或COCOCI CO11.5 编码器所谓编码就是赋予选定的一系列二进制代码以固定的含义。二-十进制编码器BCD码。二-十进制编码器的作用：将十个状态（对应于十进制的十个代码）编制成BCD码，8421码。权十个输入需要几位输出？四位输入：I0 I9输出：F4 F1列出状态表及电路图见书P336(简介)1 0 1 18 4 2 181+01+21+11=1111.6 译码器译码是编码的逆过程，即将某二进制组合翻译成电路的某种状态。一、二进制译码器二进制译码器的作用：将n种输入的组合译成2n种电路状态。也叫n-2n线译码器。译码器的输入一组二进制代码译码器的输出一组高低电平信号&A1A02-4线译码器74LS139的内部线路输入控制端输出1111174LS139的功能表“”表示低电平有效。